FPGA和CPLD-可编程逻辑器件-第245页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

Hoki 2011-9-27 16:03: 增量编译之Design Partition; 增量编译的概念很早就听说过，但一直没深入研究。在 QuartusII 中支持增量编译这一选项，如果使能这个选项，编译器会根据上一次的编译 ...; 4826 27 3 30

zcf287 2011-9-27 12:45: 嵌入式系统设计中常用总线和接口; 任何一个微处理器都要与一定数量的部件和外围设备连接，但如果将各部件和每一种外围设备都分别用一组线路与CPU直接连接，那么连线将会错综复杂，甚至难以实现。 ...; 1316 15 0 15

用户1318081 2011-9-27 11:29: Altera推出业界第一款基于FPGA的Serial RapidIO Gen2; 2011年9月27号，北京——Altera公司 (NASDAQ: ALTR) 今天宣布，开始提供业界第一款基于Serial RapidIO? Gen2 FPGA的解决方案，进一步提高下一代3G和4G无线基站的 ...; 1778 19 0 13

用户380732 2011-9-27 10:00: FPGA与RFID通讯; 大家应该熟悉 FPGA 跟 PC 机通讯的原理， PC 机通过串口发送指令给 FPGA,FPGA 接收指令，再把我们设定的指令回发给 PC 机。 FPGA 跟 RFID 先发 ...; 2317 3 0 3

用户1120716 2011-9-27 09:21: 16位串口 verilog hdl fpga; 车体总程序.zip 控制板测试OK.zip; 2081 9 0 5

用户606004 2011-9-26 18:18: verilog 中文件输入／输出任务; 系统函数＄ fopen 用于打开一个文件，并还回一个整数指针．然后，＄ fdisplay 就可以使用这个文件指针在文件中写入信息，写完后，则可以使用＄ fclose ...; 1673 8 0 8

用户378040 2011-9-25 11:35: 9.25总结; 这两天一口气做了串口通信实验，PS2 键盘实验和 VGA 视频接口实验，这些只能算初步的调试，代码几乎都是直接照搬《 Verilog 那些事儿》的，通过调 ...; 1862 7 1 8

用户607434 2011-9-22 16:52: EDN，今天我再一次的回归了。; 今天，我认真地翻看了，我的EDN，发现以前发表的感谢或者说是杂谈点击率达到3500+，对一个较为不太多说的人，感到无比的高兴。先乐一下，哈哈。说到回归 ...; 1698 6 5 11

用户378040 2011-9-22 15:44: 对特权同学的16位乘法器代码的理解与修正; 首先声明一下本人在 FPGA 这条道路上走了还不到一个星期，对于很多 FPGA 硬件软件方面的知识理解还很不到位，所以下文必然会有很多漏洞，还希望大家多多指 ...; 6551 7 10 17

用户567526 2011-9-22 14:47: [转帖+整理]ISE11版本中基于的SRL16分布式RAM的调用方; 【转帖】ISE11版本中基于的SRL16分布式RAM的调用方法 2010-01-07 15:26 在ISE11版本中，基于SRL16的分布式RAM不再支持V5、S6和V6等器件，但是SRL16是 ...; 2727 15 0 15

用户375972 2011-9-22 14:29: Xilinx Synthesis and Simulation Design Guide阅读笔; 学习FPGA一段时间，总是感觉缺少点什么；毅力？名师？或者动手机会？呵呵，踏踏实实按照Design Flow步步为盈吧。慢慢记录一些关于Synthesis and Simulati ...; 1854 5 0 5

用户378040 2011-9-21 16:31: 成功的ModelSim 仿真，简单的TestBench代码学习; 今天终于搞定了ModelSim的仿真，呵呵昨天没有出波形是因为自己居然不知道TestBench是要自己编写代码的，有点2了。。。看在今天心情比较好，就把word文档慢慢 ...; 5192 7 1 8

用户378040 2011-9-21 16:28: 键盘程序测试; 按键（低电平为按下）： K1 I/O144 K2 I/O145 K3 I/O146 K4 I/O147 LED （ 0 为亮）： LED1 I/O113 LED ...; 1789 8 0 8

用户377611 2011-9-21 13:31: FPGA学习; http://www.verycd.com/topics/2867691/; 1392 7 0 7

用户378040 2011-9-20 23:18: 初识verilog语言; 周五晚上加周六下午花了两天时间看《从零开始学cpld和verilog hdl编程技术》刘建清主编。也许是数电学的还不错吧，感觉verilog上手还是挺容易的，目前已经基本 ...; 1496 6 0 6

1 ... 241 242 243 244245246 247 248 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条