FPGA/CPLD
首页 FPGA/CPLD
用户379271 2011-9-12 09:23
写状态机的流程(实例)
写状态机的流程(实例)   一、 实验目标 设计两个可综合的电路模块:第一个模块( M1 )能把 4 位的并行数据转化为符合以下协议的串行 ...
wxg1988 2011-9-10 20:17
什么是epcs(配置器件)?
1:EPCS是串行存贮器,Nios II 不能直接从EPCS中执行程序,它实际上是执行EPCS控制器的片内ROM的代码(即bootloader),把EPCS中程序的搬到RAM中执行。FPGA的配 ...
用户1318081 2011-9-10 11:23
Altera 使用MAX II 和MAX V CPLD 的内部振荡器
an496_CN.pdf
用户1318081 2011-9-9 22:52
Altera官方FPGA电机控制的文档
100030871-19534-wp-01162-motor-control-toolflowcn1.pdf
用户1318081 2011-9-9 22:41
Altera发售世界上第一款支持28-Gbps的FPGA, 适用于下
2011年8月25号,北京—Altera公司(NASDAQ: ALTR)今天宣布开始发售世界上第一款具有28-Gbps收发器的FPGA。Stratix? V GT器件是业界目前为止带宽最大、性能最好的F ...
用户1318081 2011-9-9 22:39
Altera发布业界第一款28-nm FPGA开发套件
2011年9月7号,北京——Altera公司(NASDAQ:ALTR)今天宣布开始提供第一款带有28-nm FPGA的开发套件——Stratix? V GX FPGA信号完整性套件,在推动业界28-nm FPGA ...
用户609735 2011-9-9 19:07
【原创】Nios II Processor参数设置
                               【原创】Nios II Processor参数设置 软件: Quartus II10.0、SOPC Builder10.0 ...
用户1357335 2011-9-8 16:17
CECClab 专业芯片IC测试
检测服务项目说明     一、               IC 测试验证服务 针对 IC应用中的不同问题,提供全面的技术支持,你可以自由选 ...
用户1609127 2011-9-8 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完, 就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴 ...
用户1321251 2011-9-8 09:24
读写fifo时序图(一个字节)
经常用到fifo,fifo的时序也比较简单,但是数据什么时候出来,怎么写进去的,也有细节,做了个小测试,把结论发上来 ...
用户377660 2011-9-7 11:45
FPGA配置过程的一点笔记
配置是连接FPGA软件设计到硬件功能实现的桥梁,配置电路部分有误,配置文件无法下载到配置器件中,对FPGA编程,则再好的设计都是浮云。 上电后,配置数据保存在 ...
用户364627 2011-9-7 08:50
Quartus II中 warning
Quartus II中 warning  以下内容转载自EDACN 1.Found clock-sensitive change during active clock edge at time time on register ...
用户567526 2011-9-5 18:17
verilog可综合语句(转)
verilog可综合语句 2011-05-03 16:17 (1)所有综合工具都支持的结构:always,assign,begin,end,case,wire,tri,aupply0,supply1,reg,inte ...
用户388939 2011-9-5 13:01
以前没用过博客,这是第一次写博客
这是新建文章1.html,请修改添加正文内容。
用户1618104 2011-9-3 22:42
工作笔记1——关于仿真和硬件调试
关键字:DDC,频率偏差,仿真 问题描述:仿真的时候采用理想波形,输入AM调制波载频Fs,本振频率也为Fs,看到DDC后为完美正弦波。硬件调试时发现会有波形失真 ...
关闭 站长推荐上一条 /4 下一条