FPGA和CPLD-可编程逻辑器件-第246页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

asus119_412419641 2011-8-29 15:49: NiosII编译问题; 将一个工程文件从一台PC拷贝到另一台PC上，所使用的QuartusII和NiosII都完全一样，但在编译原来里面的那个Nios工程时，出现了以下错误： **** Build of config ...; 2739 10 0 10

用户374929 2011-8-29 10:34: Quartus+ModelSim后仿详细流程; 困扰很久的问题终于解决了，鄙视一下骏龙给的文档，完全是误导，鄙视，再鄙视。 1、在SETTING里把仿真工具设置成MODELSIM 2、用QUARTUS综合布线，生成的网表文 ...; 3285 7 0 7

用户609735 2011-8-28 18:47: 【转载】Flash控制器参数设置及硬件电路连接; Nios II嵌入式系统硬件设计（二） 1、 Quartus II 8.0 2、 Nios II IDE 8.0 3 ...; 1989 3 0 3

用户377660 2011-8-27 19:21: 基于verilog 的很基础的RS232串口收发代码; 写代码，记笔记，防忘记，须牢记。写串口的Verilog代码关键是要搞明白RS232串口的通信协议，它并不像单片机，直接读写SBUF就可实现串口的收发功能，收发整个字 ...; 2178 2 0 2

用户246896 2011-8-27 16:42: 转-- 如何解決在Quartus II無法使用ModelSim-Altera模; (原創) 如何解決在Quartus II無法使用ModelSim-Altera模擬的問題? (SOC) (Quartus II) (ModelSim) Abstract 若在Quartus II 7.2下啟動ModelSim-Al ...; 7961 4 1 5

用户348123 2011-8-27 08:29: 士兰微实习记; 士兰微实习记 ...; 1686 0 1 1

Hoki 2011-8-25 17:41: Qsys简析; 自 Altera 在 Quartus II 10.1 推出 Qsys 这个新工具，就对这个 Qsys 充满了好奇，起初只是简单的认为它只是 SOPC Builder ...; 9462 18 4 22

用户320092 2011-8-24 10:12: Error: Can't place multiple pins assigned to pin l; 今天做实验，在分配管脚后全编译出现下面这样的错误： Error: Can't place multiple pins assigned to pin location Pin_K22 (IOPAD_X41_Y19_N14) Info: Pin ...; 6090 6 3 9

用户401140 2011-8-23 12:15: 向Nios II系统中添加以太网PHY驱动; 前些天和晓亮师兄一起调试 Nios II 系统，目标是通过 Nios II 内置的 TSE MAC 控制 Micrel 公司的以太网交换机芯片 KSZ8893 。由于 KSZ8893 模式 ...; 5232 14 0 14

用户292187 2011-8-21 17:05: quartusII 中多PLL的编译警告; 1.Found clock-sensitive change during active clock edge at time time on register "name" 原因：vector source file中时钟敏感信号（如：数据，允许端 ...; 3418 6 0 6

用户379271 2011-8-19 21:27: 状态机学习笔记——状态机样板; 状态机学习笔记——样板 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / nbspe="Times New Roman" ...; 1408 2 0 2

用户233527 2011-8-18 15:18: [转]FPGA配置方式和配置器件介绍; FPGA配置方式和配置器件介绍配置，就是对FPGA的内容进行编程的一个过程。在一般的应用中，都是选择用Altera的配置芯片配合完成配置过程。 ...; 2110 11 0 11

Hoki 2011-8-18 13:24: Tcl in Modelsim——Altera库添加; 自从接触 FPGA ， Modelsim 一直以来都是好帮手，咱以前主要是做算法实现的，因此仿真是少不了的。咱比较懒，一直以来用的都是 Alt ...; 6173 19 2 21

用户1634152 2011-8-17 17:53: 基于FPGA的贪吃蛇游戏; 想想自己接触FPGA也一年多了，一直想搞点什么东西练练手。碰巧手头有块半年前买的CycloneⅡ的黑金开发板，假期又好好熟悉了下VGA的相关知识。由此决定将 ...; 5181 4 3 7

yunqi415_195556814 2011-8-16 14:33: Motorala推荐的Verilog代码规范.(Verilog); Motorala 推荐的 Verilog 代码规范 .(Verilog) 一 . 文件命名规则 1: 每个文件中只包含一个设计单元理由 : 便于 ...; 1758 3 0 3

1 ... 242 243 244 245246247 248 249 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条