FPGA和CPLD-可编程逻辑器件-第242页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1498893 2011-10-6 00:14: Editplus Verilog语法高亮; 1 、找*.STX 文件这个文件是EditPlus用来显示语法着重功能的配置文件，里面记录着什么关键词或者句子需要显示特别的颜色。所以找到这个文件十分重要。由于E ...; 3076 0 0 0

用户1498893 2011-10-5 23:43: UE如何支持Verilog; 方法如下： 1：下载Verilog的语法高亮文件。　　　http://www.ultraedit.com/index.p ... mp;pid=40#wordfiles 2：将下载的文件放置到UE的wordfiles目录下 ...; 2509 0 0 0

用户1498893 2011-10-5 13:25: 可综合的verilog语法子; 常用的 RTL 语法结构如下： ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / ☆ 模块声明： module ...; 820 0 0 0

asus119_412419641 2011-10-4 23:30: Gray与Binary; 在现在的设计中，为了减少亚稳态的发生，通常需要使用可靠编码，比较常用的是Gray码，比如：跨时钟域的数据同步中，对于双端FIFO就可使用Gray码计数器来进行寻 ...; 2083 7 0 7

用户522632 2011-10-4 01:36: ModelSim6.4a破解过程图解; Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真 ...; 2808 11 1 12

用户522632 2011-10-3 23:17: FPGA学习入门前的准备; 回望过去，我在想。如果当初有人给我指导一下FPGA之路怎么走那该有多好啊！为了不想大家再走我经过的弯道，所以以自己的真实经历为鉴！如何学习FPGA, ...; 1599 10 2 7

FPGADeveloper 2011-10-1 01:28: MicroBlaze 最近学习; MicroBlaze 一直最近研究学习遇到了一些问题开发了一个系统欢迎大家交流同时microblaze互动社区 http://ifpga.5d6d.com/bbs.php ...; 1440 9 0 9

用户320092 2011-9-28 13:40: Error: Can't place all RAM cells in design; .使用on-chip memory 在Quartus II Vol.4 Ch.9 P.9-24，有一段話，特別強調須使用on-chip memory。 The test program uses an on-chip memory periphe ...; 8204 6 1 7

Hoki 2011-9-27 16:03: 增量编译之Design Partition; 增量编译的概念很早就听说过，但一直没深入研究。在 QuartusII 中支持增量编译这一选项，如果使能这个选项，编译器会根据上一次的编译 ...; 4728 24 3 27

zcf287 2011-9-27 12:45: 嵌入式系统设计中常用总线和接口; 任何一个微处理器都要与一定数量的部件和外围设备连接，但如果将各部件和每一种外围设备都分别用一组线路与CPU直接连接，那么连线将会错综复杂，甚至难以实现。 ...; 1208 13 0 13

用户1318081 2011-9-27 11:29: Altera推出业界第一款基于FPGA的Serial RapidIO Gen2; 2011年9月27号，北京——Altera公司 (NASDAQ: ALTR) 今天宣布，开始提供业界第一款基于Serial RapidIO? Gen2 FPGA的解决方案，进一步提高下一代3G和4G无线基站的 ...; 1683 18 0 13

用户380732 2011-9-27 10:00: FPGA与RFID通讯; 大家应该熟悉 FPGA 跟 PC 机通讯的原理， PC 机通过串口发送指令给 FPGA,FPGA 接收指令，再把我们设定的指令回发给 PC 机。 FPGA 跟 RFID 先发 ...; 2239 3 0 3

用户1120716 2011-9-27 09:21: 16位串口 verilog hdl fpga; 车体总程序.zip 控制板测试OK.zip; 2021 9 0 5

用户606004 2011-9-26 18:18: verilog 中文件输入／输出任务; 系统函数＄ fopen 用于打开一个文件，并还回一个整数指针．然后，＄ fdisplay 就可以使用这个文件指针在文件中写入信息，写完后，则可以使用＄ fclose ...; 1600 7 0 7

用户378040 2011-9-25 11:35: 9.25总结; 这两天一口气做了串口通信实验，PS2 键盘实验和 VGA 视频接口实验，这些只能算初步的调试，代码几乎都是直接照搬《 Verilog 那些事儿》的，通过调 ...; 1811 6 1 7

1 ... 238 239 240 241242243 244 245 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条