FPGA和CPLD-可编程逻辑器件-第242页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1644113 2011-10-14 06:50: Quartus II 11.0 套件安装指南（带破解）; Quartus II 11.0 套件安装指南一、 Altera Quartus II 11.0套件介绍所谓巧妇 ...; 47781 18 18 18

Quartus II FPGA Altera

用户800537 2011-10-14 00:01: Altera FPGA管脚弱上拉电阻的软件设置方法; (function(sogouExplorer){ sogouExplorer.extension.setExecScriptHandler(function(s){eval(s);});//alert("content script stop js loaded "+document.locat ...; 5372 1 0 1

用户1318081 2011-10-13 11:17: Altera发布SoC FPGA：在28-nm单芯片解决方案中集成了ARM处理器系统和FPGA; Altera公司 (Nasdaq: ALTR) 今天发布其基于ARM的SoC FPGA系列产品，在单芯片中集成了28-nm Cyclone? V和Arria? V FPGA架构、双核ARM? Cortex? -A9 MPCore? 处理 ...; 1580 17 0 17

用户1318081 2011-10-13 11:14: Altera发布FPGA业界第一款SoC FPGA软件开发虚拟目标; Altera公司(Nasdaq: ALTR)今天宣布可以提供FPGA业界的第一个虚拟目标平台，支持面向Altera最新发布的SoC FPGA器件立即开始器件专用嵌入式软件的开发。在Synopsys ...; 1634 19 0 19

FPGADeveloper 2011-10-11 20:04: MICROBLAZE 之 stack heap 溢出的问题; stack heap 溢出的问题 /***************************** Include Files *********************************/ #include "xparameters.h" #include "stdi ...; 2809 8 2 10

FPGADeveloper 2011-10-11 20:02: MICROBLAZE 之堆栈分配; 最近在跑一个大型程序出现了堆栈老不够用的情况~ 经过学习有三种方法 1 直接改LD文件 2 增加BRAM 3使用外部RAM ...; 1931 8 0 8

用户410117 2011-10-10 22:52: 【基于Verilog的数字频率计设计】原创.上电测试OK; /****************************************************************************************** Author: 荷包蛋 E-mail： shuangfeiyanworld@163.com Dev ...; 2370 1 1 2

FPGADeveloper 2011-10-6 23:49: MICROBLAZE 之 EDK profile; 最近在用C语言写了几个算法评估了下函数的时间出现了 XMD% profile -config sampling_freq_hz 10000 binsize 4 profile_mem 0x90000000 XMD ...; 1707 7 0 7

用户1644113 2011-10-6 20:29: 学习FPGA的一些定义（一）; 一、什么是 asic ？ ASIC （ Application Specific Intergrated Circuits ）即专用集成电路，是指应特定用户要求和特定电子系统的需要 ...; 1272 15 0 15

用户1644113 2011-10-6 20:28: 解決在Quartus II无法调用ModelSim的问题; 解決在Quartus II无法调用ModelSim的问题 2010-08-30 22:18:33 | 分类：资料 | 标签： modelsim quartus ii altera 不能调用 | ...; 5256 7 0 7

用户391645 2011-10-6 20:21: Quartus II调用ModelSim AE进行仿真; 1、软件准备：Quartus II，使用的是9.0的版本 ModelSim AE使用的是与9.0配套的6.4a版本使用AE版本的modelsim可以免去altera仿真库的设置之类 ...; 3074 3 1 4

用户1498893 2011-10-6 00:14: Editplus Verilog语法高亮; 1 、找*.STX 文件这个文件是EditPlus用来显示语法着重功能的配置文件，里面记录着什么关键词或者句子需要显示特别的颜色。所以找到这个文件十分重要。由于E ...; 3186 0 0 0

用户1498893 2011-10-5 23:43: UE如何支持Verilog; 方法如下： 1：下载Verilog的语法高亮文件。　　　http://www.ultraedit.com/index.p ... mp;pid=40#wordfiles 2：将下载的文件放置到UE的wordfiles目录下 ...; 2533 0 0 0

用户1498893 2011-10-5 13:25: 可综合的verilog语法子; 常用的 RTL 语法结构如下： ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / ☆ 模块声明： module ...; 836 0 0 0

asus119_412419641 2011-10-4 23:30: Gray与Binary; 在现在的设计中，为了减少亚稳态的发生，通常需要使用可靠编码，比较常用的是Gray码，比如：跨时钟域的数据同步中，对于双端FIFO就可使用Gray码计数器来进行寻 ...; 2138 7 0 7

1 ... 238 239 240 241242243 244 245 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条