FPGA和CPLD-可编程逻辑器件-第242页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2011-11-29 09:41: 焊接工厂半日游; 焊接工厂半日游赶一早搭老板车前往昆山拜访一家焊接工厂，虽然业务往来有两年多了，但还真没到工厂参观过。这次算是来学习的，多少 ...; 5509 11 15 26

用户405536 2011-10-27 21:34: 【原创】用DE2显示汉字（Verilog）; 2010-4-18 是某个人的生日，给她一个她收不到的生日礼物——用 DE2 显示“生日快乐”。你还好吗？！一共有几个模块： VGA 控制核，“生日快乐”数据 ...; 2944 0 0 0

用户380079 2011-10-26 16:51: FPGA实现串行接口 RS232; 好文收藏 http://bbs.eetop.cn/thread-181812-1-1.html?tid=181812extra=page%3D1page=1 依据这帖子，我也实现一把rs232吧，心得实现后更新。 rs232是比 ...; 1461 11 1 12

用户380079 2011-10-26 16:50: 转贴：Verilog中阻塞与非阻塞的区别; 好文收藏： http://www.avrtool.com/Article/edaggu/HDL/200812/1506.html 核心阅读： *仿真器首先按照仿真时间对事件进行排序，然后再在当前仿真时间里按 ...; 1658 9 0 9

用户320092 2011-10-26 14:11: 有关FPGA的一封信（转）; ——九院772所FPGA青年团队学习孙家栋事迹、坚持自主创新、献身航天事业纪实　　“尊敬的孙家栋院士，我们是772所FPGA(现场可编程门列阵)党支部的青年党员与积 ...; 1708 7 0 7

用户230340 2011-10-25 23:48: Xilinx Virtex5 AES加密方法; Virtex5 AES 加密方法 1.ISE 下设置选项 ... 1 2. 下载 nky 文件 ... 3 3. 注意 ... 3 ...; 4943 15 0 15

用户1318081 2011-10-24 11:46: Altera和Eutecus发布世界上第一款在FPGA上实现的1080p/30fps视频分析解决方案; 延续其在高清晰(HD) 视频监控解决方案上的领先优势，Altera公司 (NASDAQ: ALTR) 发布世界上第一款基于FPGA的全HD 1080p/(每秒30帧) 30fps视频分析解决方案，它采 ...; 1884 19 0 19

用户1318081 2011-10-24 11:39: Infinera在DTN-X多太比特分组光传送网平台中选用Stratix V FPGA; 2010年10月21号，北京 —— Altera公司 (NASDAQ:ALTR)今天宣布，Infinera在其最近发布的DTN-X多太比特分组光传送网(P-OTN)平台上选用了28-nm Stratix? V GX FPGA ...; 1653 11 0 11

用户145710 2011-10-24 10:09: 【原创】 Xilinx DDR控制器使用中的一些问题; Xilinx DDR 控制器使用中的一些问题 XILINX 公司在最新的 Spartan6 中集成了 MCB 硬核，它可以支持到 DDR3-800 ，而且对于大多数厂家 ...; 4218 10 2 12

用户145710 2011-10-24 10:08: 【原创】使用HDL Designer 加速设计之流程配置; 使用 HDL Designer 加速设计之流程配置 1， HDL Designer Serie s 简介 HDL Designer Series 是 Mentor 公司一 ...; 8917 12 0 12

用户145710 2011-10-24 10:08: 【原创】使用HDL Designer 加速设计之Design Check; 使用 HDL Designer 加速设计之 Design Checker Design Checker 作为 HDL Designer 的一个组件，主要是用来检查语法规则和代码风格 ...; 7415 13 0 13

FPGADeveloper 2011-10-23 22:15: MICROBLAZE 之归纳学习; 最近花了一个多月的时间将DPD算法用C编程，在MATLAB 与 VC下仿真后，移植至MicroBlaze，周5跑了两个版本出来，不管是使用BRAM还是外部的SRAM，都通过了~ ...; 1257 8 0 8

用户1609127 2011-10-22 18:26: Verilog的私私细语 - 时钟化和信号的长度; 目录第2章时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合（即时事件在时序 ...; 3336 13 3 16

用户76946 2011-10-21 17:24: Altera新的SoC FPGA集成了ARM处理器和FPGA; Altera 公司日前发布其基于 ARM 的 SoC FPGA 系列产品， Altera 公司产品及企业市场副总裁 Vince Hu 告诉本刊记者，在此款 SoC FPG ...; 3303 13 1 14

用户1626069 2011-10-21 16:25: 关于采样率; 采样率是指将声音（模拟信号）转换成mp3（数字信号）时的采样频率，也就是单位时间内采样多少点。一个采样点数据有8（甚至更多）个比特。比特率是指每秒传 ...; 1287 10 0 10

1 ... 238 239 240 241242243 244 245 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条