FPGA/CPLD
首页 FPGA/CPLD
用户270638 2010-2-4 17:49
职业装搭配
搭配 个人职业装的选择因办公室的不同而有所不同,选择职业装时要与办公室的风格相配合,并要充分表现出个人的专业素养。:1,要考虑与自己的气质风 ...
用户1122702 2010-2-4 16:33
ImpulseC的几点说明
                          ImpulseC的几点说明 (by Wind330)     最近学习了ImpulseC,最后也在开发板上实践了一把,确实比较好用,效 ...
用户180508 2010-2-3 13:46
SOPC SYSTEM架构实例解析
?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" /      首先明确数据的收发是由主端口发起的。 该系统的组成: ...
用户606004 2010-2-1 00:13
verilog学习体会(ZZ)
Verilog的两个误区: 电子开发社区门户  使用Reg类型还是Net类型:   Reg类型只在过程块中被赋值;而Net类型则在过程块外面被赋值或者驱动.   阻塞赋值和非阻 ...
用户180508 2010-1-31 19:51
NiosII——系统时钟API函数应用timestamp(3)
#include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "alt_types.h" ...
用户180508 2010-1-31 19:50
NiosII——系统时钟API函数应用之alarm(2)
#include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "alt_types.h" ...
用户180508 2010-1-31 15:26
NiosII——系统时钟API函数应用(1)
#include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "alt_types.h" ...
用户180508 2010-1-31 10:12
NiosII——系统时钟定时器中断程序框架
#include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "altera_avalon_timer_re ...
用户180508 2010-1-31 10:06
NiosII——按键中断程序框架
#include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "altera_avalon_pio_regs ...
huotingtu_505472073 2010-1-30 11:00
【转】IP趋势下的光传送网新挑战
目前,IP业务逐渐成为电信网络的主导业务,目前传送网中承载的流量绝大多数已经是分组业务了。这一事实,已经在众多运营商的网络中得到证实。因此,作为电信业 ...
songmin2_301502101 2010-1-29 19:37
CycloneIII PLL的动态相位调整方法
124105 【摘要】 对 CycloneIII 器件片内 PLL 的动态相位调整方法作介绍。 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:off ...
用户180508 2010-1-27 14:59
Nios II入门小程序 按键+LED+串口
?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" / ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / ...
用户606004 2010-1-26 23:20
FPGA等效门计算
FPGA 等效门数的计算方法FPGA 等效门数的计算方法有两种: 1. 把FPGA 基本单元(如LUT+FF,ESB/BRAM)和实现相同功能的标准门阵列比较, 门阵列中包含的门数即为 ...
用户406798 2010-1-26 22:56
[Verilog HDL入门]第三章 Verilog语言要素
1、标识符(Identifier):由任意字母、数字、$符号、_(下划线)符号组成的字                                    符 ...
用户1395232 2010-1-26 19:59
CycloneIII_GCLK_PLL阅读笔记
    前段时间项目中使用了CycloneIII这款芯片,负责了时钟方面的设计,摘录时钟网络和PLL使用笔记: 1、芯片管脚 上可以输入 16 个单端时钟或者 8 ...
关闭 站长推荐上一条 /2 下一条