FPGA和CPLD-可编程逻辑器件-第392页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户606004 2010-2-1 00:13: verilog学习体会（ZZ）; Verilog的两个误区: 电子开发社区门户使用Reg类型还是Net类型: Reg类型只在过程块中被赋值;而Net类型则在过程块外面被赋值或者驱动. 阻塞赋值和非阻 ...; 2250 4 0 4

用户180508 2010-1-31 19:51: NiosII——系统时钟API函数应用timestamp（3）; #include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "alt_types.h" ...; 6022 15 1 16

用户180508 2010-1-31 19:50: NiosII——系统时钟API函数应用之alarm（2）; #include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "alt_types.h" ...; 4431 4 0 4

用户180508 2010-1-31 15:26: NiosII——系统时钟API函数应用（1）; #include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "alt_types.h" ...; 3015 7 0 7

用户180508 2010-1-31 10:12: NiosII——系统时钟定时器中断程序框架; #include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "altera_avalon_timer_re ...; 2799 6 0 6

用户180508 2010-1-31 10:06: NiosII——按键中断程序框架; #include "system.h" ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / #include "altera_avalon_pio_regs ...; 2445 7 0 7

huotingtu_505472073 2010-1-30 11:00: 【转】IP趋势下的光传送网新挑战; 目前，IP业务逐渐成为电信网络的主导业务，目前传送网中承载的流量绝大多数已经是分组业务了。这一事实，已经在众多运营商的网络中得到证实。因此，作为电信业 ...; 1793 6 0 6

songmin2_301502101 2010-1-29 19:37: CycloneIII PLL的动态相位调整方法; 124105 【摘要】对 CycloneIII 器件片内 PLL 的动态相位调整方法作介绍。 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:off ...; 2639 8 2 10

用户180508 2010-1-27 14:59: Nios II入门小程序按键+LED+串口; ?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" / ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / ...; 4412 4 0 4

用户606004 2010-1-26 23:20: FPGA等效门计算; FPGA 等效门数的计算方法FPGA 等效门数的计算方法有两种： 1. 把FPGA 基本单元（如LUT+FF,ESB/BRAM）和实现相同功能的标准门阵列比较, 门阵列中包含的门数即为 ...; 2392 6 0 6

用户406798 2010-1-26 22:56: [Verilog HDL入门]第三章 Verilog语言要素; 1、标识符（Identifier）：由任意字母、数字、$符号、_（下划线）符号组成的字符 ...; 4392 5 1 6

用户1395232 2010-1-26 19:59: CycloneIII_GCLK_PLL阅读笔记; 前段时间项目中使用了CycloneIII这款芯片，负责了时钟方面的设计，摘录时钟网络和PLL使用笔记： 1、芯片管脚上可以输入 16 个单端时钟或者 8 ...; 5445 13 1 14

用户236495 2010-1-26 10:05: 有个解释dc比较清楚的博客; dc概论系列 http://bb2hh.blogbus.com/c1802258/; 1878 1 0 1

用户1623314 2010-1-25 22:07: 为什么嵌入式开发人员要使用FPGA; 在一个领域中，如果唯一不变的是变化，那么不需要对电子技术和设计方法的发展变化做多少回顾，就能见证到变化是如何使设计工程师能够创建出下一代创新产品。微处 ...; 2482 10 0 10

用户518753 2010-1-25 11:29: Altera的几个常用的Synthesis attributes; Altera的几个常用的Synthesis attributes 各厂商综合工具，对HDL综合时都定义了一些综合属性这些属性可指定a declaration,a module item,a state ...; 2433 8 1 9

1 ... 388 389 390 391392393 394 395 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条