FPGA/CPLD
首页 FPGA/CPLD
ash_riple_768180695 2009-12-6 16:20
江湖越老,胆子越小?
    “技术这一概念包含的内容是广大的,广大到不可想象。即便我们把清醒时的每一分钟都用来努力地学习某种技术和其相关技术,我们关于这一技术的专业知识仍 ...
用户39557 2009-12-6 10:45
8051 IP核的应用开发系统研究
摘要:随着片上可编程系统SOPC技术的日趋成熟,利用IP核重用技术设计可定制的微处理系统使得嵌入式系统设计变得简单灵活,本文介绍了8051 IP核的设计过程,提出 ...
用户39557 2009-12-6 10:42
基于NIOS II的导航系统平台的设计
引言   目前广泛应用的MIMU/GPS组合导航系统的实现形式,依应用领域的不同而复杂多样,但是导航计算机板卡负责的工作则相对固定,其主要包括:采集各路传感器 ...
用户39557 2009-12-5 22:32
基于Nios 软核处理器的七段数码管动态显示设计
       SOPC(System On Programmable Chip)技术是美国Altera公司于2000年最早提出的,并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SO ...
用户1122702 2009-12-5 21:07
Altera FIFO使用注意事项
                          Altera FIFO使用注意事项 (by Wind330)     使用两年多的Altera器件,总觉得自己对FIFO这类简单的Core已经是 ...
用户39557 2009-12-5 18:49
quartus ii 管脚映射
管脚 映射 有两种方法 (1)在" Assignment"中选择"Pin Planner",之后在location选项中挨个选择,当然这需要花一定的时间如果你的管脚比较多的话。 ...
用户237744 2009-12-5 17:53
今天建设部门调查“楼薄薄” 开发商已低头认错
无锡一市民在高尚住宅区买了一套房子,结果装修时发现楼板厚度明显不达标,打个孔就被轻易打穿了,昨日本报对此事予以报道。该报道引起无锡市有关方面高度重视, ...
用户39557 2009-12-5 17:13
nios II 实验五 数码管显示数字钟(定时器实现 外部中断)
nios II 实验五 数码管显示数字钟(定时器实现 外部中断调节)   #include "system.h"                      //包含基本的硬件 ...
用户39557 2009-12-5 15:51
【转】Nios 开发流程 (7位数码管控制)
上个例子中,我们使用VHDL语言,根据FPGA管脚与数码管和按键管脚的连接,通过一系列的语句控制管脚电平的高低,从而让FPGA实现数码管显示功能。可见,对于比较简 ...
用户243308 2009-12-5 14:07
上海到长春专线记者将所掌握的情况
上海到长春专线记者将所掌握的情况       上海到长春专线 宣传单张上面的“免费查询兑奖专线”和“公证处监督专线”是私人手机号码。记者查询北京114, ...
用户1651241 2009-12-4 21:41
关于Cyclone III器件的工作频率
在进行FPGA设计之前,首先会根据设计的要求,选择不同的FPGA器件,选择FPGA器件的时候,一般需要考虑内部资源和价格,而内部资源的要求又包括以下几方面: ...
用户238311 2009-12-4 21:10
综合的约束
black_box_pad_pin?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /   声明用户定义的黑盒的管脚,作为外部环境 ...
用户191244 2009-12-4 17:19
基于Verilog时钟设计
  上传了VHDL以来,陆续接到一些挑战,网友们的设计方案真是个有千秋,而且平台不同,语言也不同。下面是Verilog的时钟模板部分仅供参考。 EDA电子时钟程 ...
用户191244 2009-12-4 17:06
VHDL电子时钟程序(续)
网友热心提供了VHDL 电子时钟设计程序代码,并指出我的程序存在的问题,在此感激不尽。下面是接着上篇博文的时钟设计程序。 VHDL电子钟程序(例化程序)libra ...
用户191244 2009-12-4 16:58
VHDL电子时钟程序
最近收到网上朋友们来信咨询如何设计电子时钟,也有很多热心朋友把他设计的时钟或时钟程序发给我。因时间和水平有限不能一一回复和审查到底哪些是合格或是网络 ...
关闭 站长推荐上一条 /2 下一条