-
用户235210
2009-11-7 13:30
-
三相六拍步进电机的FPGA实现
-
这里只给出核心模块verilog源程序，设计过程见附件 module motor(clk,reset,dir,a,b,c);?xml:namespace prefix = o ns = "urn:schemas-microsoft ...
-
-
用户1337448
2009-11-7 12:44
-
各种电平标准
-
各种电平标准的传输距离和可达到的速率之间的关系 各种电平标准的关系 TTL电平的参数 更多文章可以参考TI的技术文档 sstc001f - " ...
-
-
用户1337448
2009-11-7 11:55
-
各种电平标准（zz）
-
现在常用的电平标准有 TTL 、 CMOS 、 LVTTL 、 LVCMOS 、 ECL 、 PECL 、 LVPECL 、 RS232 、 RS485 等，还有一些速 度比较高的 LVDS 、 GTL 、 PGTL 、 CML 、 ...
-
-
用户243213
2009-11-7 11:17
-
Shell基本命令
-
Shell 基本命令 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 1.ls 列出目录下的文件，不同类型的文件颜色不同 ...
-
-
特权ilove314
2009-11-6 21:51
-
Virtual Pin
-
Virtual Pin 记得之前在 FPGA/CPLD 助学小组 里有网友提出过在 Quartus II 编译完成后的 Flow Summary 里出现的 Virtual Pin ，如图 1 所示。那 ...
-
-
用户1651241
2009-11-6 17:29
-
关于Modesim工程更改路径后遇到问题的解决办法
-
经常会把Modesim仿真的工程从一个目录copy到另一个目录，这时再次打开工程后会发现，工程里.v文件后面的status项都出现了一个红色 X ， 这说明工程更改目录后 ...
-
-
coyoo
2009-11-5 14:49
-
在ModelSim SE版本中提取Altera库
-
说明： ModelSim 版本是 Modelsim SE PLUS 6.3b 1. 路径选择 启动 modelsimse 仿真工具 , 在主窗口 ...
-
-
coyoo
2009-11-5 14:43
-
学习Debussy，并与ModelSim交互体验
-
一、概述 初次接触Debussy，在网上搜索了一些资料，发现Debussy的使用者并不多，edacn的论坛Modelsim主论坛中有个Debussy的 ...
-
-
coyoo
2009-11-5 11:56
-
收藏一个EDA学习网站
-
http://www.doulos.com/knowhow/fpga/ 就像网站自己所说的那样：Developing Delivering KnowHow 你可以在这里找到FPGA、ARM、HDL、甚至TCL/TK以及 ...
-
-
用户1318081
2009-11-5 08:49
-
Altera新Cyclone IV FPGA拓展了Cyclone FPGA系列
-
2009年 11 月 3 号 ， 北京 —— 在成功的 Cyclone ? FPG 系列基础继续拓展，延续其收发器技术领先优势， Altera公司 (NASDAQ: ALTR)今天发布 Cy ...
-
-
用户1403327
2009-11-4 10:41
-
基于MAXPLUS2 设计的滚动显示的VHDL程序.rar
-
https://static.assets-stash.eet-china.com/album/old-resources/2009/11/4/cdc76e94-1701-4888-b444-dbfef3762028.rar基于MAXPLUS2 设计的滚动显示的VHDL程序. ...
-
-
用户1403327
2009-11-4 10:40
-
基于MAXPLUS2 设计的闪烁显示的VHDL程序.rar
-
https://static.assets-stash.eet-china.com/album/old-resources/2009/11/4/400f80ce-30ae-412e-825d-fe7bd3fdeb64.rar基于MAXPLUS2 设计的闪烁显示的VHDL程序. ...
-
-
用户232776
2009-11-3 20:35
-
占空比为1：1的2的幂次分频电路 VHDL
-
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CLK_DIV IS PORT(CLK:IN STD_ ...
-
-
特权ilove314
2009-11-3 20:22
-
工程更改管理
-
工程更改管理 想写这篇文章有些日子了，只不过一直没抽空下手。俗话说“人非圣贤，孰能无过”，咱们这些成天和元器件打交道的硬件工程师们也能 ...
-
-
用户1665683
2009-11-3 15:23
-
如何在检测方波上升沿时，输出一个窄脉冲
-
现有一方波输入信号，想在它每个上升沿出现时，就输出一个窄脉冲信号！ 求教：如何在检测方波上升沿时，输出一个窄脉冲 清风淡：这个简单： ...
-
关闭
站长推荐
/1 
