FPGA和CPLD-可编程逻辑器件-第413页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户232776 2009-10-28 11:48: 时钟偏移 clock skew 学习笔记; 看了一篇论文才搞清楚clock skew的问题，详细内容见论文，以下写点要点： 1、什么是clock skew? 由于时钟线长度及负载不同，会导致时钟信号到达相邻 ...; 8700 3 1 4

用户204616 2009-10-28 10:34: 亚稳态metastability; 1、亚稳态定义：亚稳态：是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平， ...; 2644 1 0 1

用户138720 2009-10-28 10:21: 简析PCB故障及缺陷常用测试技术和方法; 　　1、自动X射线检查AXI(AutomaticX-raylnspection) AXI是近几年才兴起的一种新型测试技术。当组装好的线路板(PCBA) 沿导轨进入机器内部后，位于线路板上方 ...; 2083 2 0 2

用户235210 2009-10-27 22:45: fifo宏模块验证; 实现fifo的同时读写，保证写始终有效，数据宽度保持和触发时钟周期一致，这样时钟上升沿就能保证在数据有效时间内仿真结果：保证写始终 ...; 1564 6 1 7

用户1122702 2009-10-27 15:59: 如何在Emacs下使用SVN; 在FPGA领域工作三年多来，主要就是学习代码编写，时序，FPGA架构等基础知识，从来都没有涉及系统工程方面的知识，原因有二： 1. 工作一直都是一个人，爱咋整咋整 ...; 5674 6 0 6

用户1385927 2009-10-27 11:08: 使用VHDL进行分频器设计(含小数); p 报文传输帧类型报文传输由以下4 个不同的帧类型所表示和控制： - 数据帧：数据帧携带数据从发送器至接收器。 - 远程帧：总线单元发出远程帧，请求发送具 ...; 2368 9 0 9

用户230651 2009-10-26 16:50: XILINX ALTERA POWER AVAGO TI AD FPGA CPLD 长期分销代理现货; XILINX ： ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / FPGA ， CPLD ，最大的可编程逻辑供应商之一 ...; 2001 2 0 2

用户239289 2009-10-25 19:23: verilog assign语句的用法未解之谜; verilog assign 语句的用法未解之谜 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / ...; 2473 3 0 3

特权ilove314 2009-10-24 23:02: 《基于FPGA的快速系统原型开发》CH3.2.2译; 在抽空翻译第三章的同时，特权同学也陆陆续续的细读到了这本书的第 14 章。体味最深的两个字叫“精彩”，感觉最想说的四个字叫“ ...; 6427 8 0 8

用户1439727 2009-10-24 18:45: 时钟边沿检测; 在设计中有时为了利用两个不同频率的时钟脉冲时，为了区分两个脉冲的边沿触发，可以采用时钟边沿检测的方法实现，代码如下： module edge_detect( ...; 2947 12 0 12

用户230043 2009-10-24 11:19: 请求帮忙; 这两天想实现一个计数器的功能，能够根据给定的输入值来输出相应宽度的高低电平，但是仿真的结果总是不对，现贴出程序，希望大家帮帮忙！ `timescale 1ns/1ns ...; 1086 2 1 3

用户230043 2009-10-22 23:39: 新人，请多指点; 今天刚开通EDN的帐号，源于在Google上搜到了一篇还不错的文章，然后顺藤摸瓜就申请了这个号，主要目的是想跟大家交流学习，因为小弟对这方面的东西还是很感兴趣 ...; 1206 1 0 1

coyoo 2009-10-22 17:06: LVDS,CML,PECL介绍以及互联(转); 摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有 ...; 7198 11 1 12

特权ilove314 2009-10-21 21:54: Virtex下载电路调试; Virtex 下载电路调试第一次使用 Xilinx USB 下载电缆，也是第一次测试自己的 Xilinx 板子。 ?xml:namespace prefix = o ns = "urn:schema ...; 3660 8 2 10

用户1475141 2009-10-20 21:28: 关于SignalTap的问题; 刚刚看了一位师兄的关于SignalTap的日志，解决了以前的一些困惑，怕忘记在此记下来。曾经遇到过一个工程中加入SignalTap和去掉SignalTap编译后结果不相同，一直 ...; 2506 3 0 2

1 ... 409 410 411 412413414 415 416 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条