-
用户512385 2009-10-12 19:32
- (笔记)在Quartus II与ModelSim下仿真，对计数初值的设置问题(ModelSim)(Q
- Abstract 在用Quartus II与ModelSim分别对一个简单的分频程序进行仿真时发现了一个关于设置初值得问题 Intrduction 使用环境：Quartus II 7.2 SP3 ...
-
-
- (笔记)如何解决Q2的多功能管脚的使用
- 在对Quartus II工程编译时出现了如下的错误信息，见下图： 所建project用到了Pin_AE24管脚，但是该管脚时双功能管脚，因此在使用之前一定要注意对其进行 ...
-
-
用户186411 2009-10-12 16:37
- 高速浮点FFT处理器的FPGA实现
- FFT在数字信号处理中是一种非常重要的算法，在相当多的领域都有着广泛的应用。FFT处理器作为FFT算法的硬件实现，其实用性也越来越受到大家的重视。目前许 ...
-
-
- modelsim快捷键
- 1. 波形窗口（Wave） 鼠标操作： Ctrl+鼠标左键从左上向右下拖拉：放大（选中区域） Ctrl+鼠标左键从左下向右上拖 ...
-
-
- 使UltraEdit支持Verilog hdl语言
- UltraEdit是一款功能强大的文本编辑器，可以编辑文字、Hex、ASCII码，可以取代记事本，内建英文单字检查、C++ 及 VB 指令突显，可同时编辑多个文件，而且即使开 ...
-
-
bitao1983_395643617 2009-10-12 15:59
- 乒乓机制
- 以前用RAM静态采集了AD的数据，当时时间太紧那种结构只适合用来验证AD采集的正确性，不能用于动态显示和控制。前一段时间写了一个乒乓机制的程 ...
-
-
- 用Modelsim SE进行前仿真和后仿真
- 一、前仿真 也就是纯粹的功能仿真，主旨在于验证电路的功能是否符合设计要求，其特点是不考虑电路门延迟与线延迟。 二、后仿真 ...
-
-
- modelsim优化问题
- modelsim.ini中的 VoptFlow = 1 改成0. 开启优化选项将导致testbeach中的寄存器在objects窗口找不到。
-
-
- 《Verilog RTL级语法常用概念整理》
- RTL级语法就是可综合的那部分语法内容，它主要用于描述数据如何在寄存器之间传输、控制和处理。所谓RTL级建模也就是用这部分语法内容区描述实际电路的行为。 ...
-
-
用户1532875 2009-10-11 22:40
- 游戏机钟情于FUSION
- 游戏机钟情于FUSION犹豫老鼠爱大米，以前不知道其中的原因，但前段时间用ACTEL的FUSION做了几个游戏机项目后，初步了解到其中的原因，并且感到 ...
-
-
用户555584 2009-10-11 18:07
- 1利用JTAG间接下载EPCS教程
- ngland had Robert Green sent off in the opening stages of their 1-0 defeat to Ukraine, a result that gave their hosts every chance of reaching the pla ...
-
-
用户104914 2009-10-11 12:52
- modelsim功能仿真正确，时序仿真没有输出
- 源文件和测试文件如下：请大家给出解决办法 module pipeline_add(a,b,cin,cout,sum,clk); input a,b; input clk,cin; output sum; output cout; reg tempa, ...
-
-
用户39557 2009-10-11 11:20
- c图形模式
- 1 #include graphics.h int main() { int gdriver,gmode; //定义图形驱动器变量和图形模式变量 detectgraph(gdriver,gmode); //检测图形模 ...
-
-
用户1117674 2009-10-11 10:31
- Verilog代码编写规范
- 一. 强调Verilog代码编写风格的必要性。 强调Verilog代码编写规范，经常是一个不太受欢迎的话题，但却是非常有必要的。 每个代码编写者都有自己的编写习惯，而 ...
-
-
特权ilove314 2009-10-11 00:11
- 《深入浅出玩转FPGA》合同敲定
- 特权同学将成为EDN最年轻的技术博文丛书的作者，但我知道在逻辑设计领域我才刚启程，论学历论资历我都没有资格写这本书。很感谢北航出版社给我 ...
-
关闭
站长推荐
/3 
/3
