-
用户1475724 2009-10-10 22:23
- 基于QuartusII的EDA设计
- https://static.assets-stash.eet-china.com/album/old-resources/2009/10/10/4056bfda-6e92-4079-b298-a1ae05e0d6c5.rar 附件说明：硬件平台：ALTERA芯片EPF ...
-
-
用户124183 2009-10-10 19:10
- [原创、图解、入门]基于NiosII的LED闪烁程序
- NiosII-LED-Demo 环境： QuartusII 9.0 NiosII IDE 9.0 1. 新建工程， led_test 2. 点击 SOPC Builder ...
-
-
用户534970 2009-10-10 15:36
- D触发器实现二分频与二倍频
- 先来二分频的 其基本思想是将D触发器改成T触发器，每隔一个时钟周期，输出时钟反向一次。这样就达到了二分频的目的。 下面列出Verilog代码： module div2 ...
-
-
用户245494 2009-10-10 13:40
- 人格是人格魅力的保证
- 人格是人格魅力的保证 君子就是指具有独立人格的精神自由者。 一词在生活中有多种含义。有道德上的人格，它指一个人的品德和操守；有法律意义上的人格，它 ...
-
-
用户142112 2009-10-10 12:31
- Verilog 中的初始化语句使用
- 在一般的verilog设计经验总结中，有人常会总结如下一条：不使用初始化语句，我不知道总结者是出于哪方面的考虑，好像是说initial语句不可综合，其实不 ...
-
-
esad0 2009-10-10 07:57
- 基于CPLD的PWM信号发生器设计
-
-
ash_riple_768180695 2009-10-9 11:59
- TimeQuest就一定要搞定——时序分析基本公式
- 以下内容译自 Quartus II Version 7.0 Handbook ， Volume 3 ： Verification 的 6-28 ： Clock Analysis 部分。 riple Tim ...
-
-
用户167589 2009-10-9 10:07
- FPGA跨时钟处理小结[转]
- 最近逛各个论坛加上以前学习FPGA和数字电路设计的书，跨时钟处理大概有以下三种，第一种是用来处理一位数据或信号的跨时钟处理，用D触发器而不用组合电路延时的 ...
-
-
特权ilove314 2009-10-8 21:27
- 《基于FPGA的快速系统原型开发》CH3.2.1译
- 3.2.1 需求阶段 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 为了以最 ...
-
-
用户1337448 2009-10-7 15:36
- Timing Closure Methodology for FPGA Design
- https://static.assets-stash.eet-china.com/album/old-resources/2009/10/7/61b58ae7-95d5-4319-9746-af0acebb7605.rar" target=_blankEARLY COMP ...
-
-
- Cyclone3 配置问题
- 1： Cyclone3在配置的时候（BANK1的电压是2.5V/3V/3.3V）需要在AS器件的DATA 以及JTAG的TDO,TDI上串接一个25ohm的电 阻，目的是为了防止电压过冲超过4.1V ...
-
-
- Upgrading from .PTF-format to .SOPC-format
- Upgrading from .PTF-format to .SOPC-format Recommendations Explanation Version 7.1 is a major new release for SOPC Builder. A key change is ...
-
-
用户233139 2009-10-6 16:13
- Enjoy METOM M9 Slide Cell Phone at Greebid
- Enjoy METOM M9 Slide Cell Phone at Greebid METOM M9 Dual Card Quad Band TV Function Touch Screen Slide Cell phone BlackSilver , if you hear thi ...
-
-
- modelsim se进行时序仿真遇到的问题
- 今天上午，用modelsim se作了以下简单的时序仿真，但是总是出不来正确的结果，在quartus 8.0下进行时序仿真，也能完全通过。没办法，只好翻出以前做过好使的例 ...
-
-
- 使UltraEdit支持Verilog hdl语言（转）
- UltraEdit是一款功能强大的文本编辑器，可以编辑文字、Hex、ASCII码，可以取代记事本，内建英文单字检查、C++ 及 VB 指令突显，可同时编辑多个文件，而且即使开 ...
-
关闭
站长推荐
/3 
/3
