FPGA/CPLD
首页 FPGA/CPLD
用户186411 2009-10-12 16:29
modelsim快捷键
1. 波形窗口(Wave)     鼠标操作:         Ctrl+鼠标左键从左上向右下拖拉:放大(选中区域)         Ctrl+鼠标左键从左下向右上拖 ...
用户186411 2009-10-12 16:05
使UltraEdit支持Verilog hdl语言
UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、ASCII码,可以取代记事本,内建英文单字检查、C++ 及 VB 指令突显,可同时编辑多个文件,而且即使开 ...
bitao1983_395643617 2009-10-12 15:59
乒乓机制
        以前用RAM静态采集了AD的数据,当时时间太紧那种结构只适合用来验证AD采集的正确性,不能用于动态显示和控制。前一段时间写了一个乒乓机制的程 ...
用户186411 2009-10-12 15:47
用Modelsim SE进行前仿真和后仿真
一、前仿真        也就是纯粹的功能仿真,主旨在于验证电路的功能是否符合设计要求,其特点是不考虑电路门延迟与线延迟。 二、后仿真       ...
用户186411 2009-10-12 15:45
modelsim优化问题
modelsim.ini中的 VoptFlow = 1 改成0.   开启优化选项将导致testbeach中的寄存器在objects窗口找不到。
用户186411 2009-10-12 15:42
《Verilog RTL级语法常用概念整理》
RTL级语法就是可综合的那部分语法内容,它主要用于描述数据如何在寄存器之间传输、控制和处理。所谓RTL级建模也就是用这部分语法内容区描述实际电路的行为。 ...
用户1532875 2009-10-11 22:40
游戏机钟情于FUSION
        游戏机钟情于FUSION犹豫老鼠爱大米,以前不知道其中的原因,但前段时间用ACTEL的FUSION做了几个游戏机项目后,初步了解到其中的原因,并且感到 ...
用户555584 2009-10-11 18:07
1利用JTAG间接下载EPCS教程
ngland had Robert Green sent off in the opening stages of their 1-0 defeat to Ukraine, a result that gave their hosts every chance of reaching the pla ...
用户104914 2009-10-11 12:52
modelsim功能仿真正确,时序仿真没有输出
源文件和测试文件如下:请大家给出解决办法 module pipeline_add(a,b,cin,cout,sum,clk); input a,b; input clk,cin; output sum; output cout; reg tempa, ...
用户39557 2009-10-11 11:20
c图形模式
1 #include graphics.h int main() { int gdriver,gmode;     //定义图形驱动器变量和图形模式变量 detectgraph(gdriver,gmode);    //检测图形模 ...
用户1117674 2009-10-11 10:31
Verilog代码编写规范
一. 强调Verilog代码编写风格的必要性。 强调Verilog代码编写规范,经常是一个不太受欢迎的话题,但却是非常有必要的。 每个代码编写者都有自己的编写习惯,而 ...
特权ilove314 2009-10-11 00:11
《深入浅出玩转FPGA》合同敲定
        特权同学将成为EDN最年轻的技术博文丛书的作者,但我知道在逻辑设计领域我才刚启程,论学历论资历我都没有资格写这本书。很感谢北航出版社给我 ...
用户1475724 2009-10-10 22:23
基于QuartusII的EDA设计
https://static.assets-stash.eet-china.com/album/old-resources/2009/10/10/4056bfda-6e92-4079-b298-a1ae05e0d6c5.rar 附件说明:硬件平台:ALTERA芯片EPF ...
用户124183 2009-10-10 19:10
[原创、图解、入门]基于NiosII的LED闪烁程序
NiosII-LED-Demo 环境: QuartusII 9.0 NiosII IDE 9.0   1. 新建工程, led_test 2. 点击 SOPC Builder ...
用户534970 2009-10-10 15:36
D触发器实现二分频与二倍频
先来二分频的 其基本思想是将D触发器改成T触发器,每隔一个时钟周期,输出时钟反向一次。这样就达到了二分频的目的。 下面列出Verilog代码: module div2 ...
关闭 站长推荐上一条 /1 下一条