FPGA和CPLD-可编程逻辑器件-第6页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

Bomo压电技术 2024-8-30 17:30: 高速数字基带及高速调制解调器的阻抗匹配设计; 匹配阻抗可以减少信号在电路中的反射，提高信号质量和传输效率；对信号源和负载进行阻抗匹配，可以实现传输功率最大化，提高能量转换性能；阻抗匹配可 ...; 304 4 0 4

高速电路设计

丙丁先生 2024-8-21 07:56: 原创 FPGA原理和结构; FPGA即现场可编程门阵列，是一种可通过编程实现各种逻辑功能的半导体器件。其基本组成部分包括： 1. 可配置逻辑块（CLB）：CLB是FPGA的核心，主要负责实现用 ...; 747 5 1 2

FPGA原理和结构

虹科电子科技 2024-8-20 09:31: 原创德思特分享 | 突破FPGA限制：德思特TS-M4i系列数字化仪利用GPU加速实现高效块平均处理; 应用背景块或分段内存平均模式常用于在不同应用当中，移除信号中不相干的噪声。不管是哪家的数字化仪制造商，几乎所有基于FPGA实现的块平均模式都会受到块 ...; 303 3 0 3

块平均数据处理 GPU

coyoo 2024-8-11 10:37: 原创基于ALTERA Cyclone 10器件的LVDS接收模块例化遇到的问题; 概述本文主要记录在实际使用FPGA的LVDS模块初始阶段时候遇到的问题，这些问题都是些非典型问题。 C10器件LVDS-RX对接M10器件LVDS-TX遇到的 ...; 1096 2 0 2

CYCLONE 10 MAX LVDS 原创奖励

科技云报到 2024-8-2 20:28: 原创科技云报道：大模型引领技术浪潮，AI安全治理面临“大考”; 科技云报道原创。从文生文到文生图，再到文生视频，近年来，以ChatGPT、Sora等为代表的大模型引领了全球人工智能技术与产业的新一轮浪潮。2024年更是被业内称 ...; 371 2 0 2

powerstd 2024-7-31 17:29: 原创 IPC-6012F-中文版-CN，2024 刚性印制板的鉴定及性能规范; IPC-6012F-CN-中文版，2024 刚性印制板的鉴定及性能规范链接：https://pan.baidu.com/s/1z1x5JPmcRHzeIQgMsMQRxg 提取码：1234 https://share.weiyun.c ...; 1536 3 0 3

科技云报到 2024-7-24 22:55: 原创科技云报道：算网筑基AI注智，中国联通如何讲出AI时代的“新故事”？; 科技云报道原创。 AI从未停止进化，也从未停止给人类带来惊喜。从ChatGPT代表的文生文、Dall-E代表的文生图，到Sora代表的文生视频，Suno为代表的文生音乐， ...; 546 2 0 2

Tronlong 2024-7-24 10:42: 原创基于RK3588J的6路MIPI CSI视频采集案例分享，多路视频系统必看！; 案例说明本文主要介绍基于创龙科技TL3588-EVM评估板（基于RK3588J）的6路高清视频采集案例，开发环境如下。 Windows开发环境：Windows 7 64bit、 ...; 846 4 0 4

嵌入式核心板硬件开发

商风 2024-7-17 20:13: 原创 FPGA新手入门的简单小例子-02; FPGA新手入门的简单小例子第二个，这几个例子主要给入门的新手建立时间或者说时序的概念，最近看了不少的资料基本上都是以点灯为例 ...; 649 2 0 2

FPGA基础入门学习

商风 2024-7-17 20:00: 原创 FPGA新手入门的简单小例子-01; FPGA新手入门的简单小例子，主要给入门的新手建立时间或者说时序的概念，最近看了不少的资料基本上都是以点灯为例，估计是大家对 ...; 561 2 0 2

FPGA入门基础学习记录

科技云报到 2024-7-17 14:45: 原创科技云报道：将技术普惠进行到底，百度智能云云原生数据库GaiaDB来啦！; 科技云报道原创。 OpenAI再度扔出重磅炸弹。近期，OpenAI公司在社交平台上宣布，其收购了领先实时分析数据库公司Rockset。 OpenAI强调，OpenAI将在其产品中 ...; 607 3 0 3

coyoo 2024-7-14 12:25: 原创 ALTERA Cyclone 10器件的使用-6：LVDS差分ADC使用; 概述 SiPM测试系统的信号处理板使用了ADI的单片4通道的高速差分ADC信号，所以FPGA需要通过LVDS接口来收取差分高速ADC送出的差分串行数据。本 ...; 1759 6 0 6

LVDS ALTERA CYCLONE 10 GX

Tronlong 2024-7-10 15:43: 原创全国产RK3568J + FPGA的PCIe、FSPI通信实测数据分享！; 测试数据汇总备注：（1）当TLP header size =16Byte时，PCIe理论传输速率为：782.50MB/s；（2）当TLP header size =12Byte时，PCIe理论传输速率为 ...; 814 3 0 3

嵌入式核心板 FPGA

Tronlong 2024-7-10 15:28: 原创 GPMC并口多通道AD采集案例，基于TI AM62x四核处理器平台！; GPMC并口简介 GPMC(General Purpose Memory Controller)是TI处理器特有的通用存储器控制器接口，是AM62x、AM64x、AM437x、AM335x、AM57x等处理器专用于与外 ...; 666 6 0 6

嵌入式硬件开发 FPGA

coyoo 2024-7-7 13:28: 原创使用ALTERA的DDIO而不是LVDS模块来设计高速串行ADC接口; 概述我们知道了ALTERA器件的IOE里有DDR寄存器，而且ALTERA提供了DDIO模块供用户可以自动利用这些DDR寄存器。之前我们也探讨了不使用LVDS模块设计高 ...; 1171 4 0 4

DDIO ALTERA LVDS ADC 原创奖励

1 2 3 4 567 8 9 10 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条