资料
  • 资料
  • 专题
  • 所需E币:5
    下载:0
    大小:11.16MB
    时间:2020.11.19
    上传者:xgp416
    Encounter使用说明资源大小:11.16MB[摘要]以一32位流水线加法器设计为例,需要的文件包括:综合后的网表netlist.v。综合后的约束文件netlist.sdc,注意需要将该文件中的端
  • 所需E币:5
    下载:0
    大小:4.1MB
    时间:2020.11.19
    上传者:xgp416
    数字ICDESIGN技术全局观资源大小:4.1MB[摘要]•IC(IntegratedCircuit)–集成电路•ASIC(ApplicationSpecificIntegratedCircuit)–
  • 所需E币:5
    下载:1
    大小:3.11MB
    时间:2020.11.19
    上传者:xgp416
    34/5000SoC设计和验证电子书资源大小:3.11MB[摘要]本书是第一本记录和教授有关被称为硬件/软件联合验证的验证技术的重要信息的书。传统的嵌入式系统设计已经发展成为单片机设计,正在突破1M逻
  • 所需E币:4
    下载:0
    大小:4.77MB
    时间:2020.11.18
    上传者:xgp416
    混合内存数据集资料HybridMemoryCubeConsortium
  • 所需E币:4
    下载:0
    大小:3.62MB
    时间:2020.11.18
    上传者:xgp416
    一文了解综合与DesignCompiler资源大小:3.62MB[摘要]综合是前端模块设计中的重要步骤之一,综合的过程是将行为描述的电路、RTL级的电路转换到门级的过程;DesignCompiler是
  • 所需E币:5
    下载:1
    大小:12.36MB
    时间:2020.11.18
    上传者:xgp416
    VLSI-SoC片上系统高级研究电子书资源大小:12.36MB[摘要]本书包含了在第19届IFIP/IEEEWG10.5超大规模集成国际会议上发表的最好论文的扩展和修订版本,这是一个全球性的芯片上系统
  • 所需E币:4
    下载:3
    大小:968.16KB
    时间:2020.11.18
    上传者:xgp416
    CadenceNCVerilog仿真教程资源大小:968.16KB[摘要]这个手册将向你介绍使用NC-Verilogsimulator和SimVision。本文使用的是一个用Veilog硬件编程语言编
  • 所需E币:4
    下载:0
    大小:2.37MB
    时间:2020.11.18
    上传者:xgp416
    Linux设计SOC的一些基础知识分享资源大小:2.37MB[摘要]事实上,大多数(如果不是所有)开源应用程序通常都是在诸如emacs(受人尊敬的用户环境和程序编辑器)、gcc(官方GNUC编译器)和
  • 所需E币:4
    下载:0
    大小:2.52MB
    时间:2020.11.18
    上传者:xgp416
    AHB总线上CAN控制器的实现资源大小:2.52MB[摘要]CAN总线是一种广泛应用于汽车自动化和工业过程控制领域的现场总线,AHB总线则是一种广泛应用于嵌入式系统的系统总线。本论文介绍了CAN规范和
  • 所需E币:5
    下载:1
    大小:1.75MB
    时间:2020.11.18
    上传者:xgp416
    Cadence教学资料资源大小:1.75MB[摘要]1)将PC机的颜色属性改为256色(这一步必须);2)打开Exceed软件,一般选用xstart软件,以下是使用步骤:startmethod选择RE
  • 所需E币:4
    下载:0
    大小:183.06KB
    时间:2020.11.18
    上传者:xgp416
    SoC设计中的验证技术有哪些资源大小:183.06KB[摘要]系统复杂性继续按照摩尔定律增加而功能复杂性的增长速度则更加迅猛为解决这一问题行业提出了通过自动化来实现)设计抽象的概念设计生产率的提升速度
  • 所需E币:4
    下载:1
    大小:2.11MB
    时间:2020.11.18
    上传者:xgp416
    RS编解码器的SOC集成设计和验证资源大小:2.11MB[摘要]现代社会已经进入数字信息化的时代,保证信息的准确性和可靠性异常重要。纠错码是提高信息传输可靠性的一种重要手段,Rs码是一种典型的纠错码,
  • 所需E币:4
    下载:0
    大小:1.26MB
    时间:2020.11.18
    上传者:xgp416
    国外encounter7.1培训教程资源大小:1.26MB[摘要]与VLSI课程中的其他练习不同,后端设计流要求您学习如何使用一个商业电子设计自动化(EDA)工具,在我们的案例中遇到了Cadence设
  • 所需E币:5
    下载:10
    大小:4.8MB
    时间:2020.11.18
    上传者:xgp416
    关于Cadence版图VirtuosoSimulation资源大小:4.8MB[摘要]接下来,选择刚才在库管理器中创建的库,并选择File->New->单元格视图…我们将创建一个逆变电池的
  • 所需E币:5
    下载:5
    大小:25.95MB
    时间:2020.11.18
    上传者:xgp416
    模拟CMOS集成电路设计资源大小:25.95MB[摘要]在新的版本中,一些章节的问题被重新排序,方程和图的参考资料也发生了变化。解决方案手册是基于预览版的,因此必须进行修正以适用于新版本。下面是反映这
  • 所需E币:4
    下载:3
    大小:4.05MB
    时间:2020.11.18
    上传者:xgp416
    Accellera标准文件systemverilog资料资源大小:4.05MB[摘要]Accellera标准文件是在Accellera内部开发的,Accelleraorganization,Inc的技
  • 所需E币:4
    下载:0
    大小:6.47MB
    时间:2020.11.18
    上传者:xgp416
    一种内嵌LDO的电荷泵型DC-DC转换器资源大小:6.47MB[摘要]在新一代的纳米级芯片的应用中,经常需要很低的电压去驱动低功耗的电路的运行,并且需要增加供电电池的寿命。但是传统的开关电容电路或者基