芯片的封装是连接芯片内部电路与外部世界的桥梁，对芯片的性能、散热、可靠性和尺寸大小都至关重要，以下是一些最常见的、重要的芯片封装类型。 1.DIP双列直插式封装 这种封装引脚从封装两侧引出，排列成一条直线，引脚需插入PCB板焊接，易于手工焊接和维修。 应用：经典的8051单片机和早期的内存、逻辑芯片基本上都是这种封装。 2.QFP四方扁平封装 QFP封装是集成电路封装史上一个非常重要的里程碑，标志着芯片从插装迈入了表面贴装的时代。引脚从封装体的四个侧面引出，封装本体是薄片状，引脚呈“海鸥翼”形，向外平伸向下弯曲，像一个倒立的字母“L”，这种形状非常便于SMT贴片。 应用：单片机、DSP等，引脚间距有1.0mm、0.8mm、0.65mm、0.5mm和0.4mm等。 3.QFN/DFN扁平无外伸引脚封装 QFN是四方扁平无外伸引脚封装，DFN是双列扁平无外伸引脚封装；在芯片的底部绝大多数都会留一块较大的地平面，对于功率型芯片来说，能很好的解决散热问题，封装四侧（QFN）或两侧（DFN）配有电极触点，由于体积小，是现在非常流行的芯片封装之一。 应用：单片机、电源管理芯片、射频芯片、FLASH等。 4.BGA球栅阵列封装 BGA封装能很好的解决引脚数量的和集成度的需求，封装底部以阵列式排布锡球作为引脚，引脚密度极高，电气性能极好。 应用：CPU、GPU、FPGA、DDR等高性能芯片。 5.LGA栅格阵列封装 与BGA封装类似，但底部是扁平触点，而非锡球。 应用：可更换的处理器和4G通信模组。 6.SO封装 SO封装是集成电路封装领域应用最广泛的表面贴装封装系列，所有引脚从封装两侧引出。 封装类型 全称 引脚间距 SOIC 小外形集成电路封装 1.27mm SOP 小外形封装 0.65mm/0.5mm SSOP 缩小型SOP 0.65mm TSSOP 薄型SSOP 0.65mm TSOP 薄型SOP 0.5/0.4mm MSOP 微型SOP 0.65mm VSSOP 甚小SOP 0.5/0.4mm SOIC SOP 应用：各类通信接口芯片
提到电脑里的核心硬件，很多人首先会想到 CPU（中央处理器），但在游戏画面渲染、AI 训练、影视特效制作等场景中，另一个 “隐形功臣” 正发挥着不可替代的作用 —— 它就是 GPU（图形处理器）。从让我们在游戏里看到逼真的光影效果，到助力科学家破解基因密码，GPU 早已跳出 “图形处理” 的单一标签，成为推动数字时代发展的关键力量。今天，我们就来深入了解这位 “计算多面手” 的前世今生。 简单来说，GPU 是专门负责处理图形和图像相关运算的处理器，但要真正理解它，就得先对比它和 CPU 的 “工作逻辑” 差异。 而 GPU 更像一支 “专业军团”，核心数量极多（动辄上千个甚至上万个），但每个核心的 “独立思考能力” 不如 CPU。它擅长处理 “重复性、并行性” 的任务 —— 比如给游戏里的每一个像素计算颜色，给 AI 模型里的每一组数据做矩阵运算。这些任务不需要复杂的逻辑判断，只要让大量核心 “同时开工”，就能以极快的速度完成。 二、GPU 的 “成长史”：从游戏配角到技术核心 在 20 世纪 90 年代之前，电脑的图形处理全靠 CPU 负责。但随着游戏、影视对画面的要求越来越高 —— 比如需要实时渲染 3D 模型、计算光影效果，CPU 的 “串行运算” 能力逐渐跟不上。此时，专门的图形处理器应运而生。1999 年，英伟达推出了首款支持 “硬件 T\&L（变换与光照）” 的 GPU——GeForce 256，它能独立完成 3D 图形的变换和光照计算，彻底解放了 CPU，也标志着 GPU 正式进入大众视野。 2007 年，英伟达推出了 CUDA（统一计算设备架构）平台，首次让开发者能够直接利用 GPU 进行通用计算。这一突破让 GPU 从 “图形专用硬件” 变成了 “通用计算工具”：科学家可以用 GPU 加速气候模拟、基因测序；AI 研究者可以用 GPU 训练大型神经网络（比如 ChatGPT 的训练，就依赖数万颗 GPU 组成的计算集群）；甚至在加密货币挖矿、自动驾驶等领域，GPU 也成了核心硬件。 三、GPU 的核心技术：这些 “黑科技” 让它越来越强 1. 流处理器（Stream Processor）：GPU 的 “核心军团” 2. 显存（VRAM）：GPU 的 “专属仓库” 目前主流的显存类型是 GDDR6X（英伟达高端显卡常用）和 GDDR6（AMD 及中低端显卡常用），显存容量从 4GB 到 48GB 不等（数据中心级 GPU 的显存甚至能达到 TB 级）。 光线追踪是近年来 GPU 的 “热门技术”，它能模拟现实世界中光线的传播、反射、折射效果，让游戏和影视画面更逼真。比如在游戏中，阳光照射到水面会产生反射，灯光照射到玻璃会产生折射，这些效果都可以通过光线追踪技术实现。 4. 张量核心（Tensor Core）：AI 时代的 “加速器” 四、GPU 的应用场景：不止于游戏，渗透生活方方面面 1. 游戏与娱乐：画面逼真的 “幕后推手” 2. AI 与机器学习：训练 “智能大脑” 的 “超级工厂” 3. 科学计算：助力科研突破的 “加速器” 4. 影视与设计：高效制作 “视觉盛宴” 5. 数据中心与云计算：支撑 “数字经济” 的底层动力 五、未来展望：GPU 会走向何方？ 1. 更强的算力：应对更大规模的任务 2. 更低的功耗：兼顾性能与环保 3. 更广泛的融合：与其他技术协同发展 结语 或许在不久的将来，当我们沉浸在元宇宙的虚拟世界中，当 AI 医生为我们精准诊断疾病，当自动驾驶汽车安全地穿梭在城市里时，背后依然会有 GPU 在默默 “计算”—— 这位 “多面手”，正以自己的方式，构建着更智能、更精彩的数字未来。
众所周知，GPU是图形处理器，在很多任务中，GPU占据着重要作用，如深度学习领域。为增进大家对GPU的了解，本文将对GPU服务器加以介绍，并对GPU的工作原理予以探讨。如果你对GPU和GPU的相关知识具有兴趣，不妨和小编...
对于GPU，大家想必也十分熟悉。但是，大家真的了解GPU吗?譬如，GPU和显卡是同一个东西吗?CPU和GPU有什么区别吗?在本文中，小编将对这两个问题加以介绍。如果GPU是您正在了解的知识，本文将是很好的入门素材哦，不妨...
电路板回板后，如果串口能够正常打印，则我们很多调试手段都可以运用，能够运用串口打印，或者调试工具能够快速地进行问题定位。 最痛苦的就是嵌入式系统，我们的知识体系比较单一，团队中缺少软硬兼修的人。如果回板的电路板虽然不冒烟，但是无法明确是软件问题，还是硬件问题的时候，就需要我们通过一系列操作进行问题定位，然后逐步歼灭问题，最终达到串口能够正常打印的地步。 早期在X86系统中，为了帮助定位问题，会选择这样的80卡，用一个PCI外设来显示故障部件的位置，缩短调试的时间和过程。 但是最痛苦的事情是，80卡也不亮。 所以我们需要逐步排除硬件问题，捋清楚硬件启动的过程： 1、时钟问题。 一般表现在时钟配置异常，晶振的选型频率范围有问题，超出芯片主频工作范围。 还有晶体不起振，我们碰过有同事归一化电容，把晶振的负载电容容量选型选的容值过于大了。 也碰过晶振的走线太长，导致处理器接收端的信号质量不好，导致无法正常启动。 2、电源问题。 电源完整性的质量差，纹波过大，尤其开关电源供电时；或者供电输出不稳定；或者系统供电能力不足而引起电源波动等。例如有一些设计错误，电压错误、电流能力不足、电源之间的相互干扰等等。我们需要仔细排查电源本身的问题。 3、上电时序的问题 电源之间的先后关系，我们设计电路板的时候，需要捋清楚每个电源上电的先后时序要求，很多芯片都会有相关的要求：处理器、FPGA、DSP等等一般都会有时序要求。 容易忽略的一个点是：不光是电源时序有要求，有些芯片的时钟稳定、电源稳定、复位信号之间有先后关系，或者还有时间间隔的要求。 我们需要全方位排查时钟、电源、复位信号之间的时序要求。特别是一些共用电源的芯片，很可能由于时序要求，我们要分别供电，或者需要通过MOSFET控制上电时机。 4、BOOT脚配置问题。 对于ARM芯片往往都有些BOOT配置引脚。经常遇到有人因为BOOT脚的焊接或接触不良导致各类奇怪问题。这种情况多表现在芯片功能时好时坏，或者部分芯片正常，部分芯片异常。 我们不管是ARM也好、X86也好、DSP也好，以及MIPS和RISC-V都存在启动路径的问题。有TF启动、U盘启动、硬盘启动、光盘启动等等。 我们需要知道要么像X86那样，由BIOS来配置启动路径，或者像有的ARM通过上下拉电阻来配置启动路径。 最近在玩英伟达的Jetson，最不爽的一件事就是：不同的启动路径，使用的系统镜像不同。如果我们忽略，会导致系统无法启动。 5、启动文件问题。 经常因为选错了启动文件，导致程序无法正常运行，或者说调试时好好的，脱机运行就不行。这点在做不同系列芯片间移植时最容易碰到。 有些处理器的启动配置文件很复杂，没问题的时候容易被大家忽略，一些处理器的基础配置在配置文件里面。如果配置文件错误，会导致处理器启动异常。 6、地址空间错误 我们从软件的视角，有时候很容易忽略启动地址。地址空间有时经常会把软件人绕晕。硬件的人想搞清楚，也费尽。 1、现象、问题描述 2、关键过程、根本原因分析 问题一：单板启动到什么程度。 结论一：在读取RCW的阶段就挂死了。 问题二：RCW有什么错误，它的错误为什么会导致处理器挂死。 Demo板的RCW 5050 5050 0000 cccc 58400000 c03c2000 0000 0000 00df 07fd a000 0000 0000 0000 我们单板烧入的RCW没有红色的字。 我们的设计方法直接借鉴公司大规模使用的单核PowerPC 8321的设计方法：1、阅读器件资料，理解配置字的含义；2、列出配置字的内容；3、整理成16进制发给软件工程师。 措施二：利用工具生成RCW，烧录Flash。 分析三：配置字已经跑过了，又挂在Bootrom。 先怀疑配置字问题，我觉得没有问题，依据是原来跑步起来，现在跑起来了。 BOOTROM的启动挂死的比较前端，估计应该没有读到BOOTROM。查看Flash烧片文件，第一条指令与RCW之间预留了若干位，其中填0，软件多填了一行0. 发现软件的起始地址不对。 如下图所示： 措施四：于是我们考虑在Flash里面加载现有代码两个地方， 通过设置JTAG的起始地址，实现加载。 127M = 127* 1024 *1024 = 0x7F00000。 最终的交付版本，是通过CPLD地址重定向实现的RCW和BootRom存储在连续地址。 分析四：虽然打印了一堆乱码，但是键盘可以输入。根据判断，单板已经正常工作了，但是当时怀疑是内存问题导致的数据错误，导致打印乱码。 底软的开发人员怀疑的VxWorks下的中断错误，导致串口乱码。当时给出三条否定意见的依据： 为什么Demo可用，而我们单板不可用？ 通过查代码发现： Demo板的所有CS都是连接到FPGA的 Demo板子上面，FPGA的CS3如同我们CPLD寄存器。 FLASH的映射方式 后续，我们重点关注了这个：“单板CPU主频。” 通过CS3读出的处理器主频，直接写定。SYStemCLK是从CS3中读取的，波特率是通过SYSTEMCLK分频得出的。 修改了SYSTEMCLK之后（由于我们的单板没有CS3，所以原先从CS读取SYSTEMCLK，导致了错误），出现VxWorks界面。串口打印正常。 3、结论、解决方案及效果 配置字校验数据缺失； VxWorks加载过程中修改了处理器主频，导致串口乱码。 这不是一个什么高级的案例，但是每个使用新处理器的单板返还，都会有一段曲折的路走。 a、 每一个操作，都需要有依据，例如BootRom的存储位置等，这些不明确的话，肯定会引入问题。 c、 硬件，软件不要划分界限，要相互渗透，在串口还没有打印前的问题，需要所有开发人员都非常清楚，而不是相互推诿，相互依赖。
7. 1 串行外设接口 （ SPI） 7. 1. 1 SPI 模块概述串行外设接口 （ Serial Peripheral Interface， SPI） 是一个高速同步的串行输入 / 输出接口，通常用于 DSP 与外设或其他处理器之间的通信。 其通信长度 （1 ～ 16 bit） 和通信速率都是可编程的。 SPI 可采用主 / 从模式实现多处理器通信， 典型的应用包括扩展 I / O、 移位寄存器、显示驱动器、 模 - 数转换器 （ ADC） 等器件的外设拓展。 C28x 系列 DSP 的 SPI 支持 16 级深度的发送和接收 FIFO （ 先入先出） 以减小 CPU 开销。 1. 增强型 SPI 模块概述SPI 与 CPU 接口如图 7-1 所示。多通道缓冲串行口 （ McBSP）7. 2. 1 McBSP 概述2833x 系列器件提供了两个高速多通道缓冲串口 （McBSP）， 可以与 CODEC 或系统其他器件直接相连。 McBSP 包含了与器件相连接的数据端口和控制端口， 共 6 个引脚， 如图 7-14所示。McBSP 有如下特性：● 全双工通信方式。● 双缓冲发送数据和三缓冲接收数据， 允许连续数据流操作。● 发送和接收具有独立时钟和帧同步的信号。● 具有向 CPU 传送中断请求和向 DMA 控制器传送 DMA 事件的功能。● 128 个发送和接收通道。● 多通道选择模式可以允许或禁止每一通道的传输。● 与工业标准的 CODEC、 模拟接口器件 （ AIC） 及其他串行接口 ADC 模块和 DAC 模块直接连接。● 支持外部的时钟信号和帧同步信号。● 内有可编程的采样率发生器， 用以发生和控制内部时钟信号及帧同步信号。● 帧同步信号和时钟信号的极性可编程。● 与 T1 / E1 帧调节器、 IOM - 2 兼容设备、 AC97 兼容设备、 I2S 兼容设备、 SPI 设备的直接连接。● 数据长度选择范围宽可以是 8、 12、 16、 20、 24、 32 位。● μ - 律和 A - 律格式数据压缩扩展。● 发送或接收 8 位数据时， 可以先传送最低有效位。● 有异常 / 错误状态标志位。● 不支持 ABIS 模式。串行通信接口 （ SCI）7. 3. 1 SCI 模块概述串行通信接口 （ SCI） 是一个两线制异步串行接口， 即通常所说的 UART 口。 SCI 模块支持 CPU 和其他使用标准不归零码 （ NRZ） 的异步外设之间的数字通信。 SCI 的接收器和发送器各自具有一个 16 级深度的 FIFO， 从而减小了 CPU 开销， 并且它们都有独立的使能位和中断位。 两者可以独立地进行半双工通信， 或者同时进行全双工通信。为了保证数据的完整性， SCI 模块对接收到的数据进行间断检测、 奇偶校验、 溢出以及帧错误检测。 通过配置 16 位的波特率选择寄存器可以设置不同的 SCI 通信速率。1. 增强型 SCI 模块特征SCI 模块与 CPU 的连接如图 7-29 所示。DSP原理及应用——跟我动手学TMS320F2833x（411页）.pdf
扫码关注面包板社区
