我们都知道通信从大的方面有两种：串行和并行。串行的最大优点是占用总线少，但是传输速率低;并行恰恰相反，占用总线多，传输速率高。市面上有很多这样的芯片，有串入并出的(通俗讲就是 一个一个进，最后一块出来)...
在电源电路设计中，过压保护（OVP）功能是芯片安全工作的保护策略。 但测试时如何判断OVP是否真正触发？实测波形与规格书参数不符怎么办？ 1 / 我的问题 / 图 1 参考电路 这是SY8388D3芯片参考电路，我的电路基本参数是：输入20V，输出1.2V@5A。 我想测试下电路的OVP功能，怎样的波形才能说明触发了该芯片的OVP功能呢？ 2 / 查询规格书 / 从规格书查询到该芯片与OVP功能相关的参数如下： Latch-off Mode Output Over Voltage Protection，说明触发OVP之后的保护策略是Latch-off，即芯片锁定，输出会关断，需要断电重启或复位Enable信号。区别于Hiccup（打嗝式）的周期性重启保护。 OVP阈值计算：OVP功能触发阈值最小是Vref的117%，最大是Vref的123%，也就是说，当输出电压Vout达到典型值的1.17~1.23倍时，会触发OVP功能。以Vout=1.2V为例，当输出电压上升到1.404V (1.17*1.2V) ~ 1.476V (1.23*1.2V)时，会触发OVP功能。 图 2 SY8388D3芯片OVP相关参数 3 / 测试波形 / 给电路上电后，输入电压20V，输出电压1.2V，负载电流给10mA。然后使用外部触发源，分别设定1.25V、1.30V、1.40V和1.50V搭接到Vout端输出电容上，测试得到输出电压Vout和开关节点PH波形。 图 3，OVP测试触发源设定1.25V，实测得到Vout最大值1.267V 图 4，OVP测试触发源设定1.30V，实测得到Vout最大值1.310V 图 5，OVP测试触发源设定1.40V，实测得到Vout最大值1.412V 图 6，OVP测试触发源设定1.50V，实测得到Vout最大值1.439V 从图3-图6，分别是触发源1.25V、1.30V、1.40V和1.50V对应的波形。 问题是： ① 哪个波形才算是该芯片触发了OVP功能？ ② 开关节点PH停止打波就意味着触发了OVP功能吗？ 4 / 测试波形，增加PG信号 / 图 7，OVP测试触发源设定1.30V，实测得到Vout最大值1.277V 图 8，OVP测试触发源设定1.40V，实测得到Vout最大值1.386V 图 9，OVP测试触发源设定1.50V，实测得到Vout最大值1.484V 由此可见，触发源设定为1.30V或1.40V时，芯片虽然有停止打波，但是输出良好信号PG一直为高电平，说明芯片并没有真正触发OVP功能，没有Latch-off。 当触发源设定为1.50V时，可以得到PG信号从高到低，说明芯片触发了OVP功能。 前述理论计算的OVP触发范围是 1.404V ~ 1.476V ，这说明实测与理论还是比较相符的(实测总会有些误差)。 图 10，OVP测试触发源设定1.50V，实测得到Vout最大值1.484V 图10所示，从开关节点PH停止打波到PG信号下降沿，时间为32.353ms。 问题是：这就是OVP功能触发后的延迟时间吗？ 从图2可知，该芯片“Guaranteed by design”的OVP Delay时间典型值是30us。所以，图10中的32ms显然不是OVP Delay时间。 5 / 总结 / (1) “PH节点停波≠OVP触发”，开关节点PH停止打波，并不意味着触发了OVP功能。PG信号下降沿对应着触发了OVP功能。 (2) 从开关节点PH停止打波到PG信号下降沿对应的时间，并不是芯片的OVP Delay时间。 (3) 遗留问题是：如何测得该芯片的OVP Delay时间？
5.1 PCB层数减少方法 在DFMA方法中，减少PCB层数是简化设计的重要手段之一，能够有效降低成本并提高产品的可制造性和可装配性。 优化电路布局：通过合理规划电路布局，将功能相近的电路模块集中放置，减少信号传输路径的交叉和迂回，从而降低对多层PCB的需求。例如，在某消费电子产品的PCB设计中，设计团队通过重新规划电路布局，将原本需要6层PCB的设计优化为4层，不仅降低了PCB的制造成本约20%，还提高了信号传输的稳定性和可靠性。 采用多层板替代技术：在某些情况下，可以采用多层板替代技术来减少PCB层数。例如，使用双面板的盲孔和埋孔技术，将部分信号线从内层引到外层，从而减少对内层布线的需求。据统计，采用这种技术可将PCB层数减少约30%，同时降低了PCB的厚度和重量，提高了产品的便携性和可装配性。 功能集成与优化：对电路功能进行集成和优化，减少不必要的功能模块和零件数量。例如，在某智能穿戴设备的PCB设计中，通过将多个小功能模块集成到一个高性能的芯片中，减少了PCB上的零件数量，从而降低了PCB层数。这种功能集成不仅简化了PCB设计，还提高了产品的整体性能和可靠性。 5.2 布线复杂度优化措施 布线复杂度的优化是简化设计的关键环节，能够提高PCB的可制造性和产品的可靠性。 信号完整性分析：在PCB设计阶段，进行信号完整性分析，优化信号线的长度、宽度和阻抗匹配，减少信号反射、串扰等问题。例如，在某高速通信设备的PCB设计中，通过信号完整性分析，优化了高速信号线的布线路径，将信号传输延迟降低了约15%，同时减少了信号干扰，提高了通信质量。 差分信号布线优化：对于差分信号，采用等长、等间距的布线方式，确保差分信号的对称性和一致性。例如，在某高速数据传输设备中，设计团队对差分信号线进行了严格的等长布线优化，将信号传输误差降低了约25%，提高了数据传输的准确性和可靠性。 电源和地线优化：合理规划电源和地线的布线，采用宽线设计，减少电源线和地线的阻抗，降低电源噪声和地线反弹。例如，在某电源管理模块的PCB设计中，通过优化电源和地线的布线，将电源噪声降低了约30%，提高了电源模块的稳定性和可靠性。同时，采用多点接地和星形接地方式，减少了地线之间的干扰，提高了信号的完整性。 5.3 特殊工艺避免策略 在DFMA方法中，避免特殊工艺是简化设计的重要策略之一，能够降低制造成本和生产难度。 工艺兼容性评估：在产品设计阶段，对特殊工艺的必要性进行评估，优先选择与现有生产工艺兼容的技术和材料。例如，在某电子产品的外壳设计中，设计团队通过评估，放弃了采用复杂的注塑成型工艺，转而采用普通的注塑工艺，降低了生产成本约10%，同时提高了生产效率。 替代材料与技术选择：寻找能够替代特殊工艺的材料和技术。例如，在某产品的表面处理中，原本需要采用特殊的化学镀工艺，设计团队通过研究，选择了普通的电镀工艺作为替代，不仅降低了工艺成本，还减少了对环境的影响。 简化产品功能与结构：在不影响产品核心功能的前提下，适当简化产品功能和结构，减少对特殊工艺的需求。例如，在某智能家电产品的设计中，设计团队通过简化产品的外观设计，减少了对复杂表面处理工艺的需求，降低了产品的制造成本和生产难度，同时提高了产品的可装配性和可靠性。
作为PCB工程师，在Lay PCB，应重点注意那些事项？1、电源进来之后，先到滤波电容，从滤波电容出来之后，才送给后面的设备。因为PCB上面的走线，不是理想的导线，存在着电阻以及分布电感，如果从滤波电容前面取电，纹波就会比较大，滤波效果就不好了。2、线条有讲究：有条件做宽的线决不做细，不得有尖锐的倒角，拐弯也不得采用直角。地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。3、电容是为开关器件(门电路)或其它需要滤波/退耦的部件而设置的，布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了。Lay PCB（电源板）时，结合安规要求，重点注意那些事项？1、交流电源进线，保险丝之前两线最小安全距离不小于6MM，两线与机壳或机内接地最小安全距离不小于8MM。2、保险丝后的走线要求：零、火线最小爬电距离不小于3MM。3、高压区与低压区的最小爬电距离不小于8MM，不足8MM或等于8MM的。须开2MM的安全槽。4、高压区须有高压示警标识的丝印，即有感叹号在内的三角形符号；高压区须用丝印框住，框条丝印须不小于3MM 。5、高压整流滤波的正负之间的最小安全距离不小于2MM开关电源pcb的设计流程是怎样的？1、根据设计制作原理图2、在原理图编译通过后，就可以产生相应的网络表了3、制作物理边框(Keepout Layer)4、元件和网络的引入5、元件的布局：元件的布局与走线对产品的寿命、稳定性、电磁兼容都有很大的影响，是应该特别注意的地方。一般来说应该有以下一些原则：⑴放置顺序 先放置与结构有关的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的ＬＯＣＫ功能将其锁定，使之以后不会被误移动。再放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC等。最后放置小器件。⑵注意散热 元件布局还要特别注意散热问题。对于大功率电路，应该将那些发热元件如功率管、变压器等尽量靠边分散布局放置，便于热量散发，不要集中在一个地方，也不要高电容太近以免使电解液过早老化。6、布线7、调整完善:完成布线后，要做的就是对文字、个别元件、走线做些调整以及敷铜（这项工作不宜太早，否则会影响速度，又给布线带来麻烦），同样是为了便于进行生产、调试、维修。敷铜通常指以大面积的铜箔去填充布线后留下的空白区，可以铺ＧＮＤ的铜箔，也可以铺ＶＣＣ的铜箔（但这样一旦短路容易烧毁器件，最好接地，除非不得已用来加大电源的导通面积，以承受较大的电流才接ＶＣＣ）。包地则通常指用两根地线（ＴＲＡＣ）包住一撮有特殊要求的信号线，防止它被别人干扰或干扰别人。 如果用敷铜代替地线一定要注意整个地是否连通，电流大小、流向与有无特殊要求，以确保减少不必要的失误。8、检查核对:网络有时候会因为误操作或疏忽造成所画的板子的网络关系与原理图不同，这时检察核对是很有必要的。所以画完以后切不可急于交给制版厂家，应该先做核对，后再进行后续工作。设计中，PCB 设计与机构设计应如何统一？限高要求，元器件布局不应导致装配干涉；PCB外形以及定位孔、安装孔等的设计应考虑PCB制造PCB外形和尺寸应与结构设计一致，器件选型应满足结构的加工误差以及结构件的加工误差PCB布局选用的组装流程应使生产效率最高；设计者应考虑板形设计是否最大限度地减少组装流程的问题，即多层板或双面板的设计能否用单面板代替？PCB每一面是否能用一种组装流程完成?能否最大限度地不用手工焊？使用的插装元件能否用贴片元件代替？选用元件的封装应与实物统一，焊盘间距、大小满足设计要求；元器件均匀分布﹐特别要把大功率的器件分散开﹐避免电路工作时PCB上局部过热产生应力﹐影响焊点的可靠性；考虑大功率器件的散热设计；在设计许可的条件下，元器件的布局尽可能做到同类元器件按相同的方向排列，相同功能的模块集中在一起布置；相同封装的元器件等距离放置，以便元件贴装、焊接和检测；丝印清晰可辨，极性、方向指示明确，且不被组装好后的器件遮挡住。PCB版材质有那些？开关电源的PCB常用材质有那些？1、94V-0、94V-2 属于一类阻燃级别材质，而这两种中94V-0又属于阻燃级别材质中最高的一种。以材质来分的话，其可分为有机材质和无机材质a. 有机材质 酚醛树脂、玻璃纤维/环氧树脂、Polyimide、BT/Epoxy等皆属之。b. 无机材质 铝、Copper-invar-copper、ceramic等2、铝基板PCB简述材料承认流程1、对样品进行单体测试,提出“样品测试报告”,对某些需专用仪器测试项目可以厂商测试为参考.对于国外知名品牌晶体半导体类、塑胶件及包装性材料可不作单项测试,但各种类材料样品需有实际性安装及使用测试并以此结果作最终判定中重要依据;2、使用测试并以此结果作最终判定重要依据,研发部根据样品之测试结果与承认书中规格核对,确定承认书与样品的一致性,并检查承认书内容的完整性;3、对单测试不合格或承认书不符合要求的材料,要求采购重新提供样品及承认书;4、对某些关键性材料,在研发部单体测试通过后,由研发部申请小批量试投,生产部主导试投工作,品管部负责试投材料的验证;5、材料样品承认书及试投(关键性材料)均合格后,加附“材料承认书”封面并做样品封存(塑胶件及包装材料可只作样品封存),由研发部经理批准后发行至相关部门
PID是一种非常经典的控制方法，该方法被广泛的应用在工业领域，通常PID算法是通过对希望控制的模拟量进行数字化采样后得到的数据与预先希望的数据进行做差，对得到的差值进行积分、微分与比例运算，然后加和得到控制量，本文希望通过模拟电子电路方式实现PID。 基本的电路图如下所示 输入端电流通过电容对反馈的电压与参考电压的差值进行微分处理，并且借助电感对差值实现积分，而输入端电阻则是起到了比例运算的作用，反馈电阻则提供了调节放大倍数，实际上为了避免产生自激振荡，反馈电阻不可过大，该历程采用了一个电容与电感的组合作为控制系统为案例，实际仿真结果表明该系统对低阶系统能够起到控制作用。
概述 FPC，也被称为柔性印刷电路，因其重量轻，厚度薄，自由弯曲和折叠等优异特性而受到青睐。随着电子工业的飞速发展，电路板设计越来越向高精度、高密度方向发展。传统的人工检测方法已不能满足生产需要，FPC缺陷自动检测已成为工业发展的必然趋势。 FPC合成材料 在一些柔性电路中，使用由铝或不锈钢制成的刚性元件，可以提供尺寸稳定性，为元件和导线的放置提供物理支撑，并消除应力。粘合剂将刚性元件和柔性电路粘合在一起。此外，柔性电路中有时还会用到另一种材料，那就是粘接层，它是在绝缘膜的两面涂上粘合剂形成的。粘接层提供环保和电绝缘功能，并可消除一层薄膜，具有用少量层粘合多层的能力。 绝缘薄膜材料的种类很多，但最常用的是聚酰亚胺和聚酯材料。美国所有柔性电路制造商中近80%使用聚酰亚胺薄膜材料，约20%使用聚酯薄膜材料。聚酰亚胺材料不易燃，几何稳定，撕裂强度高，耐焊接温度。聚酯，又称聚对苯二甲酸乙二醇酯(PET)，其物理性能与聚酰亚胺相似，介电常数较低，吸湿少，但不耐高温。聚酯的熔点为250°C，玻璃化转变温度(Tg)为80°C，这限制了它们在需要大量端焊的应用中的使用。在低温应用中，它们表现出刚性。然而，它们适用于手机和其他不需要暴露在恶劣环境中的产品。聚酰亚胺绝缘膜通常与聚酰亚胺或丙烯酸胶粘剂组合，聚酯绝缘材料一般与聚酯胶粘剂组合。 导体, 铜箔适合用在柔性电路中。它可以电沉积(ED)或电镀。电沉积铜箔的一面表面有光泽，而另一面的加工表面是暗淡的。它是一种柔韧的材料，可以制成许多厚度和宽度。ED铜箔的哑光面往往经过特殊处理，以提高其粘接能力。锻造铜箔除了具有柔韧性外，还具有刚性和光滑度的特点。适用于需要动态偏转的应用场合。 3 胶粘剂, 胶粘剂除了将绝缘膜粘接到导电材料上外，还可以作为覆盖层，作为保护涂层，作为覆盖涂层。两者的主要区别在于使用的应用方法。所述覆盖层与所述覆盖绝缘膜粘结形成具有层压结构的电路。网印技术用于胶粘剂的覆盖和涂布。并非所有的层压板结构都含有粘合剂，没有粘合剂的层压板形成更薄的电路和更大的灵活性。与基于胶粘剂的层压结构相比，具有更好的导热性。由于无粘合剂柔性电路的薄结构和消除了粘合剂的热阻，从而提高了导热性。它可以用于基于粘接层压结构的柔性电路不能使用的工作环境。 2 FPC的优缺点 柔性印刷电路板是采用柔性绝缘基板制成的印刷电路，具有刚性印刷电路板所不具备的许多优点: FPC焊接操作步骤 1. 焊接前应先在焊盘上涂上助焊剂，并用烙铁进行处理，以免焊盘镀锡不良或氧化而导致焊接不良。芯片一般不需要加工。 2. 使用镊子小心地将PQFP芯片放置在PCB板上，以免损坏引脚。将其与pad对齐，并确保芯片放置在正确的方向。将烙铁的温度调到300摄氏度以上，在烙铁的尖端沾上少量焊锡，用工具将对齐好的芯片压下，在两个对角引脚上加入少量焊锡。按住芯片，焊接两个对角线位置上的引脚，使芯片固定不动。焊接对角后，重新检查芯片位置的对齐。如有必要，调整或移除并重新调整PCB板上的位置。 3.当开始焊接所有引脚时，在烙铁的尖端添加焊料，并在所有引脚上涂上助焊剂，以保持引脚湿润。用烙铁的尖端触摸芯片的每个引脚的末端，直到你看到焊料流入引脚。焊接时，应使烙铁的尖端与焊接引脚平行，防止因焊接过多而重叠。 4. 焊接所有引脚后，用助焊剂湿润所有引脚以清洁焊料。吸掉多余的焊料，以消除任何短路和重叠。最后用镊子检查是否有误焊现象。检查完成后，将焊料从电路板上取下，用酒精浸泡硬毛刷，沿引脚方向仔细擦拭，直至焊料消失。 FPC仿真 FPC上传输的信号速率越来越高，尤其是在一些光模块或者高速消费类产品上，比如手机、笔记本电脑等。对于特别高速的产品，在使用FPC的时候，为了减少一些网格铜对信号的影响，通常在信号线下采用实铜作为参考。不管使用什么样的设计，FPC的仿真就显得非常重要。下面是在ADS中进行模块的FPC仿真：
电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。 1、电源与地线的阻抗随频率增加而增加，公共阻抗耦合的发生比较频繁； 3、信号回路尺寸与时钟频率及其谐波的波长相比拟，辐射更加显著。 的辐射 上有许多信号环路，由中有差模电流环也有共模电流环，计算其辐射强 度时，可等效为环天线。 虽然很多场景下，我们电路板都是用金属外壳屏蔽起来，但是接口处有泄漏，有些场景没有金属外壳，甚至有些场景是没有外壳的。 我们仍然需要考虑PCB板本身产生的对外辐射通过空间耦合影响到其他电路（EMI）。或者自身来自其他的设备的干扰造成工作异常，例如机电设备中，机器人主板受到电机、继电器、舵机等设备的干扰。情况。线缆的辐射 高频信号（如HDMI的视频信号、USB的数据信号等）具有较高的频率成分，容易通过线缆产生辐射。高频信号的上升沿和下降沿非常陡峭，会产生丰富的谐波成分，这些谐波成分容易耦合到线缆中并辐射出去。 线缆本身可以作为天线，将高频信号的能量辐射到外部环境中。尤其是长线缆或未屏蔽的线缆，辐射问题更为严重。 如果信号的回路面积较大（例如，信号线与地线之间的环路较大），则线缆更容易成为辐射源。根据法拉第电磁感应定律，环路面积越大，辐射强度越高。 如果PCB或线缆的接地不良，高频信号的回流路径阻抗增加，导致更多的能量通过线缆辐射出去。 如果线缆没有屏蔽层或屏蔽层设计不合理，高频信号会更容易通过线缆辐射到外部。 1. HDMI辐射问题 ：HDMI线缆传输的是高速视频信号（如4K、8K视频信号），频率可以达到数百MHz甚至GHz。这些高频信号容易通过HDMI线缆辐射，导致EMC问题。 ：HDMI线缆可能会影响附近的无线设备（如Wi-Fi、蓝牙设备），甚至导致产品无法通过EMC测试。 ： 在PCB上增加滤波电容或滤波器，抑制高频信号的辐射。 使用仿真工具（如ANSYS或CST）模拟HDMI线缆的辐射情况，提前发现问题。 原因 表现 解决措施 使用带屏蔽层的USB线缆。 优化USB信号的回路设计，减少信号回路面积。 解决措施 信号回路面积 地平面设计 去耦电容 2. 使用屏蔽线缆 ：选择带有屏蔽层的线缆（如屏蔽双绞线或同轴电缆），减少信号的辐射。 ：确保屏蔽层在两端正确接地，避免形成悬浮的屏蔽层。 低通滤波器 铁氧体磁环 4. 合理设计线缆布局 ：尽量缩短线缆长度，减少信号在传输过程中的辐射。 ：将不同类型的线缆分开排列，避免高频线缆与敏感线缆平行靠近。 总体概念及考虑 2、不同电源平面不能重叠。 模型： 由于地平面电流可能由多个源产生，感应噪声可能高过模电的灵敏度或数电的抗扰度。 ①模拟与数字电路应有各自的回路，最后单点接地； ③缩短印制线长度； 4、减小环路面积及两环路的交链面积。 布局 1、 晶振尽可能靠近处理器 3、 高频放在 PCB 板的边缘，并逐层排列 布线 2、为模拟电路提供一条零伏回线，信号线与回程线小于5：1。 4、手工时钟布线，远离 I/O 电路，可考虑加专用信号回程线。 6、为使串扰减至最小，采用双面＃字型布线。 8、强弱信号线分开。 1 常用的屏蔽材料均为高导电性能材料，如铜板、铜箔、铝板、铝箔。钢板或金属镀 层、导电涂层等。 2 静电屏蔽主要用于防止静电场和恒定磁场的影响。应注意两个基本要点，即完善的 屏蔽体和良好的接地性。 3 电磁屏蔽主要用于防止交变磁场或交变电磁场的影响，要求屏蔽体具有良好的导电 连续性，屏蔽体必须与电路接在共同的地参考平面上，要求 PCB 中屏蔽地与被屏蔽电路地要 尽量的接近。 4 对某些敏感电路，有强烈辐射源的电路可以设计一个在 PCB 上焊接的屏蔽腔，PCB 在 设计时要加上“过孔屏蔽墙”，就是在 PCB 上与屏蔽腔壁紧贴的部位加上接地的过孔。要求 如下： b) 两排过孔相互错开； d) 接地的 PCB 铜箔与屏蔽腔壁压接的部位禁止有阻焊。 5 屏蔽模型： 6、工作频率低于 1MHz 时，噪声一般由电场或磁场引起，(磁场引起时干扰，一般在几百赫兹以内)，1MHz 以上，考虑电磁干扰。单板上的屏蔽实体包括变压器、传感器、放大器、DC/DC 模块等。更大的涉及单板间、子 7、静电屏蔽不要求屏蔽体是封闭的，只要求高电导率材料和接地两点。电 要求高磁导率的材料做封闭的屏蔽体，为了让涡流产生的磁通和干扰产 者可以统一，即用高电导率材料(如铜)封闭并接地。 磁导率的材料(如镀锌铁)。 10、防止电磁泄露的经验公式：缝隙尺寸 < λmin/20。好的电缆屏蔽层覆视率应为 70％以上。 PCB边缘屏蔽及高速差分线EMI分析及设计规则 接地 10MHz。另一种分法是：< 0.05λ单点接地；< 0.05λ多点接地。 4、对电缆屏蔽层，L < 0.15λ时，一般均在输出端单点接地。L<0.15λ时， 一端屏蔽层接地，一端通过电容接地。 最好的接地线是扁平铜编织带。当地线长度是λ/4 波长的奇数倍时， 6、单板内数字地、模拟地有多个，只允许提供一个共地点。 1、选择 EMI 信号滤波器滤除导线上工作不需要的高频干扰成份，解决高频电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通 π型。π型滤波器通带到阻带的过渡性能最好，最能保证工作信号质量。 2、选择交直流电源滤波器抑制内外电源线上的传导和辐射干扰，既防止 EMI 摸)干扰在频率 < 1MHz 时占主导地位。CM 在 > 1MHz 时，占主导地位。 寄生振荡的抑制。 电容的选取是非常讲究的问题，也是单板 EMC 控制的手段。 单板的干扰抑制涉及的面很广，从传输线的阻抗匹配到元器件的 EMC 控制，从生产工艺到扎线方法，从编码技术到软件抗干扰等。一个机器的孕育及诞生实际上是 EMC 工程。最主要需要工程师们设计中注入 EMC 意识。
设备与外界存在EMC，这是我们平时在认证阶段重点考虑的EMC的问题，即：设备之间要和平相处。 本文重点讲解板内的EMC问题。 一、器件的布局 在器件布置方面,原则上应将相互有关的器件尽量靠近,将数字电路、模拟电路及电源电路分别放置,将高频电路与低频电路分开。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。对时钟电路和高频电路等主要干扰和辐射源应单独安排,远离敏感电路。输入输出芯片要位于接近混合电路封装的I/O出口处。 高频元器件尽可能缩短连线,以减少分布参数和相互间的电磁干扰,易受干扰元器件不能相互离得太近,输入输出尽量远离。震荡器尽可能靠近使用时钟芯片的位置,并远离信号接口和低电平信号芯片。元器件要与基片的一边平行或垂直,尽可能使元器件平行排列,这样不仅会减小元器件之间的分布参数,也符合混合电路的制造工艺,易于生产。 在选用多层混合电路时,电路板的层间安排随着具体电路改变,但一般具有以下特征。 (1)电源和地层分配在内层,可视为屏蔽层,可以很好地抑制电路板上固有的共模RF干扰,减小高频电源的分布阻抗。 (2)板内电源平面和地平面尽量相互邻近,一般地平面在电源平面之上,这样可以利用层间电容作为电源的平滑电容,同时接地平面对电源平面分布的辐射电流起到屏蔽作用。 (3)布线层应尽量安排与电源或地平面相邻以产生通量对消作用。 在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间形成干扰,可能会导致更多的电磁兼容问题。因此,良好的布线是决定设计成功的关键。 1、地线的布局 地线不仅是电路工作的电位参考点,还可以作为信号的低阻抗回路。地线上较常见的干扰就是地环路电流导致的地环路干扰。解决好这一类干扰问题,就等于解决了大部分的电磁兼容问题。地线上的噪音主要对数字电路的地电平造成影响,而数字电路输出低电平时,对地线的噪声更为敏感。地线上的干扰不仅可能引起电路的误动作,还会造成传导和辐射发射。因此,减小这些干扰的重点就在于尽可能地减小地线的阻抗(对于数字电路,减小地线电感尤为重要)。 地线的布局要注意以下几点: (1)根据不同的电源电压,数字电路和模拟电路分别设置地线。 (2)公共地线尽可能加粗。在采用多层厚膜工艺时,可专门设置地线面,这样有助于减小环路面积,同时也降低了接收天线的效率。并且可作为信号线的屏蔽体。 (3)应避免梳状地线,这种结构使信号回流环路很大,会增加辐射和敏感度,并且芯片之间的公共阻抗也可能造成电路的误操作。 (4)板上装有多个芯片时,地线上会出现较大的电位差,应把地线设计成封闭环路,提高电路的噪声容限。 (5)同时具有模拟和数字功能的电路板,模拟地和数字地通常是分离的,只在电源处连接。 2、电源线的布局 电源是个矛盾体，自身有强辐射源，也有敏感信号。处理不好，能自己干扰自己。就像一个人，可以自己打呼噜把自己吵醒。 (1)电源线尽可能靠近地线以减小供电环路面积,差模辐射小,有助于减小电路交扰。不同电源的供电环路不要相互重叠。 (3)电源平面与地平面可采用完全介质隔离,频率和速度很高时,应选用低介电常数的介质浆料。电源平面应靠近接地平面,并安排在接地平面之下,对电源平面分布的辐射电流起到屏蔽作用。 (5)选用贴片式芯片时,尽量选用电源引脚与地引脚靠得较近的芯片,可以进一步减小去耦电容的供电回路面积,有利于实现电磁兼容。 3、信号线的布局 如果要把EMI减到最小,就让信号线尽量靠近与它构成的回流信号线,使回路面积尽可能小,以免发生辐射干扰。低电平信号通道不能靠近高电平信号通道和无滤波的电源线,对噪声敏感的布线不要与大电流、高速开关线平行。如果可能,把所有关键走线都布置成带状线。不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离,不要平行走线。信号间的串扰对相邻平行走线的长度和走线间距极其敏感,所以尽量使高速信号线与其它平行信号线间距拉大且平行长度缩小。 在多层厚膜工艺中,除了遵守单层布线的规则外还应注意: (1)不要采用菊花链结构传送时钟信号,而应采用星型结构,即所有的时钟负载直接与时钟功率驱动器相互连接。 (3)晶振电容地线应使用尽宽而短的导带连接至器件上;离晶振最近的数字地引脚,应尽量减少过孔。
网上流传的某为规范： 定义： 这种孔内壁上没有沉铜，在使用中没有任何电气连接。主要用于电子元件组装时的定位，也可用于拼版时接缝的连接。 用于拼版接缝处的非金属化孔 金属化孔又分为焊盘（PAD），过孔用于两层线路之间的电气连接，焊盘则用于安装插装电子元件。过孔和焊盘虽然用途不同，其孔的成型却是相同的。过孔可以在表面覆盖阻焊达到绝缘的作用，也可以不使用阻焊后期在波峰焊时浸入焊锡增加过流能力，而焊盘则只能阻焊开窗。 金属化孔与非金属化孔的最大的区别在于过孔的内壁是否有铜。 这种PCB安装孔设计通常被称为 或 。 抑制电磁干扰（EMI） 静电防护（ESD） 稳定接地参考 该设计在金属外壳设备、高频电路、抗干扰要求高的场景中尤为关键。 金属化孔 vs 非金属化孔的优缺点 1. 金属化孔（Plated Through Hole, PTH） 优点： 机械强度高 ：孔壁镀铜后与 PCB 结合更紧密，螺丝固定时不易损坏 PCB 边缘。 电气连接能力 ：通过金属化孔与接地层（GND）连接，可实现屏蔽、散热或与机箱接地互联。 散热性能 ：铜层导热性更好，适合需要散热的安装场景。 缺点： 成本较高 ：金属化孔需要额外的电镀工艺，增加制造成本（这个成本可以忽略不计） 潜在短路风险 ：如果安装孔附近有其他信号层或电源层，金属化可能引入意外短路（需通过设计规则检查避免）。 高频干扰风险 ：未良好接地的金属化孔可能成为天线，辐射或接收电磁噪声。 2. 非金属化孔（Non-Plated Through Hole, NPTH） 优点： 成本低 ：无需电镀工艺，适合低成本设计。（）这个成本可以忽略不计。 无电气风险 ：无金属化层，避免意外短路或接地环路问题。 加工简单 ：钻孔后无需额外处理，尤其适合快速打样。 缺点： 机械强度低 ：螺丝拧紧时易导致孔边缘分层或破损。 无法接地或散热 ：非金属化孔无法与 PCB 接地层连接，失去 EMI 屏蔽和导热功能。 重点讨论在金属化的孔的场景下：1、电路板的GND不连接安装孔，则安装孔仅仅与外壳连接，GND不在安装孔位置与金属外壳连接。2、电路板的GND连接安装孔，则安装孔仅仅与外壳连接，GND会通过安装孔与金属外壳连接。 在这种情况下，还需要分析两种情况，一是金属外壳是否良好接地： 情况一、金属外壳良好接地。 情况二、金属外壳是悬空的（例如金属壳移动机器人）使用机箱接地时，你可以通过在连接到机箱的接地部分放置一个空隙来避免接地回路，如下所示。电容的使用提供了一个交流接地点。对于需要使用墙壁电源并需要直接返回地面的电气设备来说，这是一种理想的情况。 消除接地回路天线 始终提供一个共同的接地点（要并联单点接地，不要串联地线） 无论是单层 PCB 还是多层 PCB ，都需要一个点来将所有接地点连接在一起。这可能是机箱上的金属框架或 PCB 上的专用接地层，你通常会听到将这个公共接地点称为星形接地。 始终提供一个共同的接地点 基于以上要求，其实我们的PCB应该避免出现串联单点接地。 如果我们本板通过电源和地线接到供电侧，则GND应该通过电源输入的地点单点接地。如果我们供电地线短接GND的同时，还通过安装孔和外壳接地，其实本质就是多点接地。并且我们一般场景下都是多个安装孔。 单点接地策略是将所有接地点汇聚于一个共同的参考点。这种方法在低频电路中尤为有效，因为低频下导线的长度和寄生效应的影响较小。对于频率低于1MHz的电路，单点接地是理想的选择，因为它简化了布线并减少了接地回路的复杂性。多点接地：多点接地会有什么问题？
在数字电路的世界里，组合逻辑电路就像是一位神奇的魔术师，它能根据输入信号的不同组合，瞬间变幻出各种输出结果。这种电路的魔力在于它的输出只与当前的输入有关，而与之前的状态毫无关系。 今天，我们就来揭开这位魔术师的神秘面纱，一探究竟。让我们聚焦于组合逻辑电路的设计方法。设计这样一个电路，就像是在解开一道复杂的密码题。 你需要知道每一个输入信号的意义，然后巧妙地运用逻辑功能描述和分析步骤，最终设计出符合要求的电路。比如，设计一个红绿灯控制系统，就需要精确地把握每种信号灯的变化规律，确保交通运行的安全与顺畅。 在数字电路的舞台上，编码器和译码器就像是两位默契的舞伴。编码器将特定的信息转化为二进制代码，而译码器则是逆向工作，把二进制代码还原为直观的信号。想象一下，当你按下电子琴的一个键，编码器立刻将其转换为一串二进制代码；而译码器则会将这些代码解读，让电子琴发出对应的音符。 显示技术的进步也离不开组合逻辑的身影。无论是LED数码管还是LCD液晶屏，都依赖于精细的逻辑控制才能精准地显示出信息。特别是像74LS48这样的译码器，更是在驱动数码管显示方面发挥着不可替代的作用。试想，当银行大楼上的显示屏准确无误地显示出时间和温度信息时，背后正是这些逻辑电路无声的奉献。 组合逻辑电路的设计之路并非总是一帆风顺。竞争-冒险现象就是设计师们需要警惕的一大难题，它可能导致电路在短时间内出现错误的输出。但是，通过巧妙的设计技巧和严谨的测试，这个问题也是可以迎刃而解的。组合逻辑电路是数字电路设计中不可或缺的一环。它以其独特的魅力，为电子设备的智能运作提供着强大的支持。当我们享受着科技带来的便利时，不妨也对这背后辛勤工作的组合逻辑电路报以一丝微笑，感谢它们为我们生活增添的那份精准与美好。
扫码关注面包板社区
