本文介绍了在芯片封装领域检测芯片可靠性的常见六项测试。 可靠性，作为衡量芯片封装组件在特定使用环境下及一定时间内损坏概率的指标，直接反映了组件的质量状况。 1、可靠性测试概述 可靠性测试的意义 可靠性测试旨在评估产品在特定状态下的寿命影响，确认产品质量是否稳定，并据此进行必要的修正。与功能测试不同，可靠性测试更注重预测产品在长期使用中的表现，从而帮助客户以最快、最经济的方式评估芯片的状况。 可靠性测试的条件与项目 可靠性测试的条件通常与电压、湿度和温度等环境参数有关。不同的可靠性测试项目针对的是不同功能的元器件需求。 常用的可靠性测试项目归类及阐述如下： 温度循环测试：评估芯片封装组件在温度变化下的适应性和稳定性。 湿度测试：检测组件在潮湿环境下的耐腐蚀性和绝缘性能。 电压应力测试：验证组件在电压波动或过载情况下的稳定性和可靠性。 机械强度测试：评估组件在受力情况下的耐久性和抗损坏能力。 其他专项测试：如热冲击测试、盐雾测试等，针对特定应用场景下的可靠性需求。 进行可靠性测试时，封装厂通常会参照以下国际组织的标准和规范：国际电工委员会（IEC）、美国军规（Mil-std）、国际电子工业联接协会（IPC）、半导体工业标准组织（JEDEC）、日本工业标准协会（JIS） 2、芯片封装成品六项可靠性测试 在芯片封装领域，封装厂为确保产品质量，通常会执行一系列可靠性测试。以下是六项常见的可靠性测试项目，每项测试都有其特定的内容与目的： 1. 温度循环测试（Temperature Cycling Test, TCT） 测试内容与目的：通过将封装体暴露在高低温气体转换的环境中，评估封装体抵抗温度差异化的能力。该测试旨在检验芯片产品中不同热膨胀系数的金属间接口的接触良率。 测试条件：常见的测试条件为-65℃至150℃之间往复循环1000次，但具体条件可能因封装厂而异。 失效机制：电路的短路和断路、材料的破坏及结构机械变形。 2. 热冲击测试（Thermal Shock Test, TST） 测试内容与目的：与温度循环测试类似，但通过将封装体暴露于高低温液体的转换环境中来测试其抗热冲击的能力。该测试同样旨在评估金属间接口的接触良率。 测试条件：常见的测试条件与温度循环测试相似，但使用的是液体介质。 失效机制：与温度循环测试相似，包括电路的短路和断路、材料的破坏及结构机械变形。 区别：TCT偏重于芯片封装的测试，而TST偏重于晶圆的测试。 3. 高温储藏试验（High Temperature Storage Test, HTST） 测试内容与目的：通过将封装体长时间暴露于高温环境中，测试其在长期高温状况下的性能稳定性。该测试旨在评估封装体中物质活性增强、物质迁移扩散对电路性能的影响。 测试条件：通常将封装体置于150℃的高温氮气炉中，持续500小时或1000小时。 失效机制：电路的短路和断路、材料的破坏及结构机械变形。 4. 蒸汽锅试（Pressure Cooker Test, PCT） 测试内容与目的：主要测试封装产品抵抗环境湿度的能力，并通过增加压强来缩短测试时间。该测试旨在评估芯片产品在高温、高湿、高压条件下的湿度抵抗能力。 测试条件：通常将封装体置于130℃、85%相对湿度的环境中，并施加2个标准大气压的压力。 失效机制：化学金属腐蚀、封装塑封异常。 5. 加速应力测试（High Accelerated Temperature and Humidity Stress Test, HAST） 测试内容与目的：在高温高湿以及偏压的环境下测试封装体的抗湿度能力。该测试旨在加速芯片产品的失能过程，以评估其在极端条件下的性能稳定性。 测试条件：通常将封装体置于130℃、85%相对湿度的环境中，并施加1.1伏特的偏压和2.3个标准大气压的压力。 失效机制：线路腐蚀、封装塑封异常。 6. Precon测试（Precondition Test） 测试内容与目的：模拟芯片封装完成后运输到下游组装厂装配成最终产品的过程中可能经历的环境变化。该测试旨在了解电子元器件的吸湿状况，并评估其在后续加工过程中的性能稳定性。 测试条件：测试前确认封装电器成品性能无问题，然后进行温度循环测试（如TCT）、吸湿测试和后段焊锡加工过程的模拟。 失效机制：爆米花效应、分层失效等问题，这些问题通常是由于封装体在吸湿后遭遇高温导致内部水分急速膨胀所致。 为突破传统载板生产工艺的瓶颈，引入了类载板制造方法，为硬质载板的生产带来了升级机会，并拓宽了封装厂新材料供应商的选择范围。通过以上措施，可以确保电子产品在长期使用中的稳定性和性能，提高客户满意度，并推动芯片封装行业的持续发展。 AEC-Q006 标准解读及可靠性要求研究 吴钰凤 沈殷 吴仕煌 郑宇 王斌 王之哲 （工业和信息化部电子第五研究所） 摘要： 探讨了铜线键合器件在汽车电子认证中的可靠性要求。铜线键合器件在电子封装域已得到一定的推广及应用，然而，相比金线键合，由于铜线特殊的材料属性和键合工艺，其可靠应用面临一定的挑战。为了确保汽车电子系统的高可靠性和稳定性，汽车电子委员会制定了一系列标准和认证要求，其中针对铜线键合器件于2016年发布了AEC-Q006标准。对AEC-Q006标准进行了解读，重点探讨了铜线器件在汽车电子认证中的可靠性要求，并对可靠性试验中的主要失效机制进行分析，以帮助厂商和工程师在设计、制造和检测认证铜线键合器件的过程中能够确保器件满足标准的要求。 0引言 随着汽车电子技术的快速发展和智能化水平的提高，车载电子系统在现代汽车中起着愈发重要的作用。这些电子系统涵盖了从发动机控制、驾驶辅助到娱乐和安全等多个方面。在这些系统中，集成电路器件起着关键的作用，而键合技术作为集成电路封装过程中的重要环节，直接影响着器件的可靠性和性能。在不同的应用领域中，金线和铜线键合器件都扮演着重要角色。 1铜线键合的优势及面临的挑战和问题 铜线键合器件作为一种新兴的键合方式，具备许多优势。首先，铜线具有优异的导电性能，其低电阻率能够提供更好的电流传输能力，这在高功率电子器件和汽车电子中尤为重要。其次，铜线的热导率较高，有助于散热，降低器件的工作温度，提高整体可靠性。再者，相对于金线，铜线具有成本更低的优势，有助于降低生产成本并推动市场普及。 尽管铜线键合器件具备许多优势，但仍然面临一些挑战和问题。首先，市场普及是一个关键问题，相较于传统的金线键合器件，铜线键合器件在市场上的应用相对较新，因此受到一些行业习惯和标准的限制。为了广泛推广和应用铜线键合器件，需要推动行业的变革和认可，并逐步建立相应的标准和规范。其次，汽车电子应用是铜线键合器件面临的另一个重要挑战。汽车电子领域对电子器件的可靠性和稳定性要求极高，需在恶劣的环境条件下工作，如高温、高湿、振动和冲击等。以塑封铜线键合器件为例，需要满足汽车行业的特殊要求，如耐高温和耐湿热，以确保其在汽车电子系统中的可靠性和使用寿命。最后，对铜线键合器件进行可靠性评估也是当前面临的挑战之一。为了验证和保证铜线键合器件在各种应力环境下的可靠性，需要开展一系列的可靠性评估和测试，包括温度循环、湿热应力等测试，并结合物理（破坏性/非破坏性）分析进行评估。此外，还需要建立相应的可靠性模型和方法，以提前预测和评估器件在实际应用中的寿命和失效机制。 针对车规元器件采用铜线键合工艺，汽车电子委员会（AEC：AutomotiveElectronicsCouncil）于2016年发布了AEC-Q006-Rev-A标准，制定车规元器件使用铜线互连部件的合格要求，以验证铜线键合的质量水平和可靠性。本文将重点解读AEC-Q006标准与AEC-Q100、AEC-Q101标准相比，针对铜线键合器件规定的可靠性评价要求。 2AEC-Q006标准解读 AEC-Q006是由AEC制定的一项针对汽车电子器件可靠性的标准，旨在明确规定铜线键合器件的可靠性最低资格要求。该标准涵盖了铜线器件在温度循环、湿热应力和高温存储等条件下的可靠性测试要求。与应用于金线键合器件的AEC-Q100和AEC-Q101标准相比，AEC-Q006对铜线器件的可靠性试验要求更为严苛，具体如表1所示。 标准中明确规定了可靠性测试的条件、持续时间和相关的物理分析。通过指定的压力测试，该标准旨在确保铜线键合器件能够在应用中提供一定水平的质量和可靠性。为了满足标准的要求，铜线键合器件的设计和制造过程需要遵循严格的可靠性设计原则。以集成电路器件认证为例，AEC-Q006中对TC、HAST/THB、PTC和HTSL试验提出了额外要求，TC、HAST/THB、PTC、HTSL试验需做两倍应力（2X），即应力累积时间为金线键合器件的两倍；同时，也提出需增加进行CSAM、键合剪切/拉力和剖面检查等物理分析试验，以完善整体的可靠性评估流程方案。 2.1温度循环试验和加电温度循环试验 TC旨在评估器件在温度变化环境下的耐久性和稳定性；PTC旨在评估器件在通电/断电和温度变化环境下的耐久性和稳定性。在AEC-Q006标准中，规定了这两项试验均需进行2次应力叠加，以考核铜线互连的可靠性。在AEC-Q100和AEC-Q101标准中，这两项试验均只要求进行1次应力试验，与之相比，AEC-Q006标准对于铜线键合产品在TC和PTC上要求更为严苛。 从失效机理角度分析，在TC和PTC中，铜线（1.7×10-5℃）与硅芯片（3.0×10-6℃）之间的热膨胀系数（CTE：CoefficientofThermalExpansion）不匹配，导致它们在温度变化过程中出现不同的热膨胀和收缩率。在热循环（150℃）期间，发生不同的热膨胀率，在冷循环（-55℃）期间则产生不同的收缩率。这种CTE不匹配引起了界面处的差异膨胀和应力集中现象。微裂纹可能在键合球与铝焊盘之间的IMC处形成。 图2a为由于铜球键合与铝焊盘的CTE不匹配而导致的键合微裂纹[1]。这些微裂纹在温度循环过程中逐渐扩展，最终导致键合点的失效。 另外，环氧模塑料（模塑料）与铜线之间的CTE不匹配也可能导致在温度循环期间出现铜键合线颈部和楔形键合处的裂纹。由于电子封装中广泛使用了许多具有不同CTE和玻璃化温度（Tg）的模塑料，这些材料与铜线之间存在不同的相互作用，导致线颈部出现不同程度的裂纹。图2b为模塑料与铜线之间的CTE不匹配而导致的颈部微裂纹[2]。 故在TC和PTC这两项试验中，对铜线键合期间提出更加严苛的可靠性评价要求是有必要的。 2.2强加速稳态湿热试验 HAST旨在模拟器件在高温高湿的环境中工作，以评估其在湿热条件下的耐久性和抗氧化腐蚀性。在AEC-Q006标准中，规定了HAST需进行2次应力叠加，以考核铜线互连的可靠性。在AEC-Q100和AEC-Q101标准中，该项试验只要求进行1次应力试验，与之相比，AEC-Q006标准对于铜线键合产品在HAST上要求更为严苛。 HAST对铜线器件可能特别重要，因为铜线在湿热环境下更容易受到封装材料中卤族元素扩散引起的氧化腐蚀，导致失效。从材料角度来看，首先对于环氧模塑料（EMC：EpoxyMoldingCom-pound）而言：大多数模塑料的玻璃化转变温度（Tg）介于120~140℃之间，且玻璃化转变通常在一定的温度范围内发生，有时起始温度甚至低至100℃。吸湿会进一步使Tg降低10~15℃。并且，在HAST期间，大多数模塑料会进入甚至超过其玻璃化转变区域。在严酷的HAST条件下，即高温和潮湿共同作用下，封装材料可能会发生不可逆的降解。虽然在85℃时材料的行为相对稳定，但在较高温度下（例如：110℃和130℃），材料会因水解而开始降解，导致有机阴离子（如乙酸根和甲酸根）的含量逐渐升高，同时也导致材料内部pH值的降低。此外，添加剂如缓蚀剂（CI）和阻燃剂（FR）会导致模塑料内部卤素离子浓度的增加。模塑料的体积电阻率（VR）可用作衡量离子迁移率的指标。在HAST条件下，实际吸湿量比THB的85℃/85%RH条件下高约75%。当材料处于玻璃化转变区域时，其VR值会显著下降，因此HAST条件下的较高湿度和温度会降低VR值，树脂基质内的自由体积增加，从而使离子在系统中更容易移动，这为Cu-Al界面发生腐蚀创造了条件[3]。 2.2.1有偏强加速稳态湿热试验氧化腐蚀过程 在HAST的恶劣条件下，会出现由氯引起的微电偶腐蚀，并且会发生选择性的Cu-Al金属间化合物（IMC：IntermetallicCompound）腐蚀，即Cu3Al2和Cu9Al4相持续发生腐蚀，而富铝的CuAl2相保持免疫。 首先，由于Cu-Al界面存在较高的表面张力（表面能），Al在Cu9Al4中的化学势达到较大的负值，有利于在氧化铝的钝化过程中形成阳离子空位。这说明Al在Al2O3中的迁移速度最快，从而导致Cu9Al4相中腐蚀最为迅速，使金属间化合物中的Cu9Al4相首先发生氧化。这些富含Cu的层面的侵蚀会导致键合边界的断裂。在湿气和正偏置销的加速作用下，键合材料中的Cu9Al4腐蚀速度比其他周围材料更快。其次，当湿气与来自模塑料的氯离子共同迁移时，在高温下，Cu9Al4的微观结构发生变化，缝隙腐蚀促进微裂纹的扩展。Cu9Al4的IMC与氯离子的反应性比CuAl2更高，并且当氯离子与Cu9Al4反应时，IMC位于晶格缺陷处。因此，在Cu/Cu9Al4界面容易观察到缝隙腐蚀。富含铝的IMC内部或之上的氧化铝钝化层会阻碍卤素离子的进入，从而为进一步的侵蚀行为创造了离子扩散路径。这导致了腐蚀区域的形成，该区域由两相微观结构、Al2O3晶体，以及嵌入的结晶Au和Cu金属颗粒构成。由此产生的氧化界面非常脆弱，容易断裂。最终，受损的Cu-AlIMC会完全破裂，这是Cu-Al系统在湿度应力测试过程中不可避免的结果。这种Cu-Al界面的缝隙腐蚀/点蚀机制如图3所示[4-5]。 与金线键合相比，铜线键合存在以下特点：根据界面金属颗粒的空间分布，铜颗粒分布更均匀，导致Cu-AlIMC比Au-AlIMC更容易受到湿气的侵袭。卤化物的存在也可能加速这种效应[6]。Au-Al的IMC厚度比Cu-Al高3~5倍，Au球下方有良好的Au覆盖层和金属间化合物的形成，这增强了Au和Al之间的结合。IMC覆盖层比Cu-Al更坚固，这增强了界面的稳定性。由于氯离子不易渗透并建立电化学反应导致IMC腐蚀，因此Au-Al的腐蚀速率远低于Cu-Al[7]。 2.2.2施加偏置的影响 偏置电压会加速故障率，发生离子迁移，导致处于正偏置的引脚在HAST期间会吸引卤素离子。偏置和接地键合点之间的电场会驱动氯离子优先从一个方向向IMC区域迁移。在未施加偏置下，IMC降解更加轴对称，因为氯离子的移动来自各个侧面，如图4所示。 深入了解HAST中的失效机制对于改善铜线键合器件的可靠性非常重要。通过采取合适的设计和制造措施，通过优化模塑料材料配比、减少键合制程中卤素离子的引入，可以降低微电偶腐蚀、缝隙腐蚀和断裂的风险，提高铜线键合器件在湿热环境下的性能和可靠性。这对于在汽车电子应用中确保器件的长期稳定运行至关重要。 2.3高温贮存寿命试验 HTSL用于评估器件在高温条件下的长期储存稳定性。与TC不同，HTSL试验处于高温等温状态。在AEC-Q006标准中，规定了该项试验需进行2次应力叠加，以考核铜线互连的可靠性。在AEC-Q100和AEC-Q101标准中，该项只要求进行1次应力试验，与之相比，AEC-Q006标准对于铜线键合产品在HTSL试验上要求更为严苛。 在该试验中，由于Cu-AlIMC的密度不同，存在应力集中点。在高温条件下，由于CTE的差异，键合球边缘的应力集中，这导致裂纹从键合球边缘开始形成。随着高温时间的推移，这些裂纹会扩展并与IMC的生长和演化过程相互关联。其次，在键合形成过程中，球键会发生严重变形，键合界面在其周边出现最大变形量，这是微裂纹从球周边开始的主要原因之一。变形微观结构特征，例如细胞、位错和滑移带在接合界面附近形成，特别是在键合球外围。此外，键合后这些严重变形区域储存了大量能量。不均匀的球变形以及键合球和键合垫材料的不同导致存在不均匀的残余应力分布，伴随着IMC的生长和演化，会发生应力的积累和释放，裂纹在整个键合区域的连续IMC间隙中逐渐演变，并最终贯穿整个键合区域，导致开路失效。如图5所示。 而铜线与金线键合器件在IMC生长速率和界面的最终失效模式存在一些差异：Au-AlIMC的生长速率比Cu-AlIMC高10倍以上，导致铜线键合在高温下的键合失效原因为裂纹扩展，而金线为柯肯德尔空洞的聚集。 这种失效机制表明，在高温储存条件下，铜线键合器件中的IMC生长和演化过程是导致键合失效的主要因素。相较于AEC-Q100、AEC-Q101标准中金丝键合器件在高温存储试验中要求的一次应力考核要求，AEC-Q006标准要求两倍应力叠加的考核要求，对铜线键合器件可靠性进行进一步验证考核。 2.4物理分析试验 除了可靠性测试要求外，AEC-Q006标准还强调了进行物理分析的重要性。铜线键合器件的可靠性测试中还包含试验前后的物理分析试验，这些物理试验为功能失效前兆的物理退化分析，包括非破坏性试验CSAM、破坏性试验（例如：键合球剪切、键合球和第二键合点拉力试验，以及切片观察分析），图6中给出了部分破坏性和非破坏性方法的示例。利用这些分析结果可以评估器件在测试过程中出现的失效模式和机制，有助于了解器件的可靠性特性，指导设计和制造过程中的改进，并提高铜线器件在汽车电子应用中的可靠性水平。 3结束语 综上所述，AEC-Q006标准为铜线键合器件在汽车电子认证中的可靠性要求提供了指导。本文解读了标准中关于铜线键合器件的要求，并对铜线与金线键合器件进行优劣对比，分析了铜线器件在TC、HAST和HTSL中的失效机制，以期为相关领域的研究和应用提供指导和参考。随着技术的不断进步和标准的不断完善，铜线键合器件有望在更多应用领域得到广泛应用，并提升其可靠性和性能。铜线键合器件在电子领域具备许多优势和潜力，但也面临市场普及、汽车电子应用和可靠性评估等挑战。通过深入研究和解决这些问题，铜线键合器件有望在不久的将来得到更广泛的应用和推广，从而提高汽车电子行业的可靠性水平。
一、不要急于使用自动布线 自动布线是 PCB设计软件的一项功能，可以让布线过程更容易，会遵循所有必要的规则在PCB布局中路由电路连接。 但会遇到以下问题： 低效路由 信号完整性问题 元件布局不合理 灵活性有限 不适合复杂的设计 不适合高密度 PCB 对路由的有限控制 兼容性问题 还是建议手动布线，你可以在放置完所有组件后，用自动布线来检查完成度。在布线过程中，如果某些关键连接点没有连接到，你可以使用自动路由轻松识别。 不要急于使用自动布线 二、元件放置 必须合理地放置元器件，例如例如连接、印刷电路板安装器件、电源电路、精密电路和重要电路按该顺序放置。元器件放置好了，有以下好处： 减少散热 增强信号完整性 提高可靠性 优化路由 元件放置 三、微调组件布局 在放置完元器件后，需要微调，有几个规则： 1、方向 确保相同的部件都面向相同的方向，有助于焊接。 左边在同一个方向，右边随意放置 2、排列 避免将较小的元件放在较大的元件后面，因为焊接大型元件可能会损坏小元件并导致安装问题 左边比较好，小元件夹在中间 3、SMT 和 THT元件 将所有表面贴装（SMT）元件放置在电路板的同一侧，所有通孔（THT）元件放置在电路板的顶部。 四、走线宽度和走线之间的间距 在布线过程必须要考虑走线宽度和走线之间的间距。这两个都会影响到许多，例如 受控阻抗 载流量 信号完整性 最小化串扰 热管理 五、布线 布线是PCB布局设计过程中元器件放置后重要的部分，必须要小心考虑PCB设计规则和指南，以及PCB走线设计。 1、确定使用标准轨道宽度 在设计中平衡使用的标准轨道尺寸，轨道太窄和太近，容易发生短路。 2、考虑承载电流的走线尺寸 细走线只能承载有限的电流。 PCB 走线的建议最大电流 电流 （安培） 1 盎司板的宽度 （千） 2 盎司板的宽度 （千） 1 10 5 2 20 15 3 50 25 3、固定印刷电路板焊盘与孔的比例和尺寸 通常使用大约 1.8:1（焊盘：孔）的比率，但有时使用比孔大 0..5 毫米的焊盘作为测量值。随着焊盘和孔尺寸的减小，比率也会变化。 布线 六、放置电源、地线和信号线 1、找到电源和地平面层 电源层和接地层应始终放置在电路板内部，同时保持对称和居中，可以防止电路板弯曲。 为了确保牢固稳定的走线宽度并消除组件之间的菊花链电源连接，建议在为 IC 供电时为每个电源使用公共通道。 2、信号走线连接 据原理图的设计连接信号线。通常建议在组件之间采用最短、最直接的路径。 元件必须在水平路径上无偏差地固定和定位，建议在电路板元件出口处主要水平走线，然后在出口后进行垂直走线。 由于焊接过程中焊料的迁移，元件将在水平方向上被固定。如下图的上半部分所示。 推荐接线方法（箭头表示焊料流动方向） 由于焊接过程中焊料流动，下图下半部分的信号走线机制可能会导致元件偏斜。 不推荐接线方法（箭头表示焊料流动方向） 3、定义网络宽度 PCB需要承载许多不同电流的网格，将决定所需的网络宽度，建议低电流模拟和数字信号的宽度为 10mil，当电流超过 0.3 A时，就加宽线路。 具体可以在网上找一个线宽计算器。 七、有效隔离 电源电路中的大电压和电流尖峰可能会干扰低电压电流控制电路。需要遵循以下以下技巧： 1、隔离 确保电源与电源和控制地隔离，如果必须要连接，要确保靠近电源路径的末端。 2、放置 如果中间有接地层，则提供微小的阻抗通道，屏蔽控制信号免受电源电路干扰。 模电隔离 八、散热问题 1、识别散热多的组件 先是考虑PCB上哪些组件散热最多，然后根据规则传递产生的热量，可以使用散热器和冷却风扇来保持组件温度较低，重要组件远离过热源。 2、添加热风焊盘 在通孔元件上使用热风焊盘，通过降低元件引脚处的散热率来使焊接更容易。 焊盘 九、DFM 检查 在 PCB布线布局完成后，必须要进行检查。 先从电气规则检查 (ERC) 和设计规则检查 (DRC) 开始，确保设计符合所有规则和限制。
我们得先理解这两个协议的基本区别和应用场景。MIPI通常用在移动设备内部，比如摄像头、显示屏这些部件之间的通信，而USB更多是外部设备连接，比如U盘、外设等。
目录 一、为什么要设计防反接电路 二、防反接电路设计 a. ENABLE/OFF b. switch function c. UV/OV protection d. reverse current block 1.基础版：二极管 2.基础版plus：MOSFET 3.进阶版：NMOS+ FET controller 3.其它功能 一、为什么要设计防反接电路 电源入口处接线及线束制作一般人为操作，有正极和负极接反的可能性，可能会损坏电源和负载电路； 汽车电子产品电性能测试标准 ISO16750-2的4.7节包含了电压极性反接测试，汽车电子产品须通过该项测试。 二、防反接电路设计 1.基础版：二极管 串联二极管是最简单的防反接电路，因为电源有电源路径（即正极）和返回路径（即负极，GND），那么用二极管实现的防反接电路就既可以串接在电源正极，也可以串接在电源负极，如下图： 这两种是实现防反接的最简单的形式，成本低，但也有明显的局限性和缺点： 二极管有正向导通压降，因此，若其串联在电源路径上，那么负载电路入口处的电压会比电源输出电压低一些；若其串联在返回路径上，则负载电路的GND与电源的GND有压差。 二极管通流能力有限，无法应对较大电流的负载电路。 二极管发热严重，会有overheat风险。 如果使用二极管无法满足实际需求，那么可以使用后面的两种方式。 2.基础版plus：MOSFET MOSFET导通压降小，导通阻抗低，可以解决二极管防反电路的部分缺点。和二极管一样，有电源路径和返回路径两种设计方式，如下图： 由于MOSFET自身特性的原因，若仅仅使用singe FET进行电路设计，那么电源路径上只能使用PMOS，返回路径只能使用NMOS，它们与二极管相比，有更小的导通压降，更低的温升，更大的通流能力（大部分）。 PMOS和NMOS相比，各自的缺点如下： PMOS防反接电路：同样size的PMOS与NMOS相比，POMS的Rdson更大，因此同样性能下，PMOS会比NMOS更贵，尤其是应用在大电流电路中，常常需要好几个MOSFET并联在一起实现更大的通流，那成本上就会有更大的差异。 NMOS防反接电路：只能放在返回路径上，但和二极管放在返回路径上一样，还是有导通压降（虽然小了很多），相当于地平面不是处处电压相等。 总体来看PMOS和NMOS的防反接电路设计虽然比二极管电路设计相比有明显进步，但依旧有其各自的缺点。那么，有没有什么方式，可以既使用NMOS（成本低），又能避免lift up GND呢？ 当然有，那就是结合起来，把NMOS放到电源路径上（高边），然后用更高的电压驱动NMOS打开。 3.进阶版：NMOS+ FET controller FET controller有很多种选择，并且也有很多除了防反接以外的功能（其它功能稍后讲）。举一个简单的例子，TI的LM5050-1-Q1芯片。它的经典应用电路长这样： 它的内部长这样： 电源上电时，电压通过NMOS的body diode流向芯片的OUT及VS引脚（因此选择MOSFET时，通流能力不仅要看ID，还要看Is，即continuous source current），VS引脚内部是charge pump，当输入电压及其它条件（比如enable之类的）均满足时，芯片就会通过charge pump给其GATE引脚（即外部NMOS的栅极）充电，这样充电会增加芯片IN引脚和GATE引脚之间的压差，也就是NMOS栅极和源极之间的压差，增大到一定程度后，NMOS就会被打开，那么电源就会通过NMOS的Rds流向负载，而不再是NMOS的体二极管。这就降低了电源路径上的压降。 至此，一个较为合格的基础防反接电路（压降小，成本低，通流能力强）就成了。 当然这里举的FET controller例子是LM5050-1-Q1，它驱动栅极的方式是charge pump，主要目的是将NMOS的gate抬高到比source更高的电压。除了charge pump还有一个抬高电压的方式，那就是boost regulator。 LM74722-Q1就是这样的方式，它的经典应用电路及block diagram长这样： charge pump和boost regulator这两种驱动方式相比，差异主要是boost regulator成本更高，但具有更强的driving ability和更好的EMC performance。 3.其它功能 a. ENABLE/OFF 这是一个比较基础的功能，就是控制FET controll是否工作； b. switch function 比如上面提到的LM5050-1-Q1，MOSFET的打开只是降低电源路径的压降，减少损耗，但即使MOSFET关掉，供电电源的电流还是会通过body diode流向负载，但有一些FET controller可以顺带实现开关的功能，即MOSFET没有打开时，不会有电流流向负载。这个功能也比较好实现，那就是放一个与当前NMOS背对背的NMOS，如下图： 红框中的NMOS的body diode与它右侧的NMOS相反，这样就能阻值电流直接从电源流向负载。 c. UV/OV protection 这个也比较好实现，内部增加比较器就可以，上图的LM74502-Q1就有这个功能。 d. reverse current block 这个reverse polarity protection情况不同，主要是触发条件不同。reverse polarity protection是由于电源正负极接反，导致电流可能出现反向流动所以要保护，但reverse polarity protection是电源正负极没有接反且功能正常运行时，Cout也有了一个稳定的电压 （例如14V），但是由于供电电源因为某些原因（比如进行电性能测试/ESD测试/雷击等，具体见汽车电子产品硬件电路设计——电源入口处TVS选择）有瞬间跌落，此时输入电压已经跌至＜14V，但是VOUT部分由于有Cout的存在，从原本的14V开始放电，那么此时，下图中，VOUT＞VBATT： 此时两个NMOS还在打开中，就会有电流从VOUT流向VBAT，从而发生电流倒灌，这种电流倒灌可能会对供电电源产生危害，或者损坏NMOS（具体见link）。因此，我们要做的是blocking这个reverse current。 目前常见的处理方式是用比较器，比如LM74700，其内部结构见下图： 输入电压和输出电压会分别通过ANODE和CATHODE引脚进入芯片，进入一个-11mv的比较器，如果检测到输入电压比输出电压低11mV以上，芯片就会马上关掉外部NMOS（这个响应速度一般不会超过1us），这样反向电流就会被NMOS上的body diode阻断。 参考： https://www.ti.com/lit/an/slva835a/slva835a.pdf?ts=1720101490746 https://media.monolithicpower.com/mps_cms_document/2/0/2022-en-wechat-designing-a-reverse-polarity-protection-circuit_part-i_r1.0.pdf https://www.ti.com/lit/ds/symlink/lm5050-1-q1.pdf
推挽电路，有人也叫图腾柱电路。图腾柱我没理解这个名字是怎么来的，但是“推挽”就比较形象了。 英文里叫push-pull。这里先说这里 推和挽 针对的是电流，而不是电压。 电路由NPN三极管接正电源，PNP接负电源。共同连接基极，这样当信号来临时，只会有一侧会被导通。 先分析正半周： 正电压加在基极，NPN管子导通，进而有一个1+β倍的电流流过CE，在输出产生一个和输入同频但是电流要大的多的信号。 进入负半周，电流从右往左，下半部分导通，再输出产生一个更大的负向电流。 这样我们就实现了交流电流信号的放大功能。 到这里，其实推挽电流的大致原理就讲完了，下面简单举例一些应用场景： 音频功放：三极管推挽电路常用于音频功放电路中，可以实现音频信号的放大和输出。在推挽电路中，两个三极管交替工作，一个三极管将正半周信号放大输出，另一个三极管将负半周信号放大输出，从而实现了信号的放大和输出。 直流电机驱动器：三极管推挽电路也可以用于直流电机驱动器中，可以实现直流电机的正反转、调速等功能。推挽电路可以通过控制两个三极管的导通和截止，控制直流电机的转速和转向。 交流电源：三极管推挽电路也可以用于交流电源中，可以实现交流电源的电压调节和输出。推挽电路可以通过控制两个三极管的导通和截止，控制输出电压的大小和波形。 电子开关：三极管推挽电路也可以用作电子开关，可以控制高电压、高电流的开关。在开关电路中，两个三极管交替工作，一个三极管将电路连接到高电压、高电流源，另一个三极管将电路连接到地，从而实现了开关功能。 但是有没有人想过这样的一个问题：三极管的导通都是有一定的开启电压，也就是BE之间的导通电压，对于半导体硅来说，大多为0.7V. 那么当一个信号就在±0.7V的范围之内波动会怎么办呢？给你30秒思考一下。 没错，这种情况下两个管子都不会导通。 这部分丢失的区域就叫做交越失真。那么怎么解决这种问题呢？ 聪明的工程师其实早就想到了方法： 调整R1，R2的阻值，使得0.7V和-0.7V在图中得以实现。那么此时NPN和PNP都输入临界导通的状态。 举例来说，此时哪怕有一个0.1V的信号，那么在D2上方就会有一个0.8V的电压，NPN管子要导通。下官同理。 对于负向的波形也是一个道理，假设是-0.3V的信号，那么在D3下方就有一个-1V的压差，此时下管会导通。 这就是推挽电路你需要掌握的一些基础知识。
扫码关注面包板社区
