-
外壳接地，不但没有改善，反而恶化了
设备EMC实验，RE（辐射发射）在148MHz超标，原本设备外壳没有接到大地。后来把外壳通过地线良好接地，却没有任何改善，是什么原因？ 接地 不接地 接地不但没有改善，反而恶化了 一、理想情况下，根据物理原理，外壳接地一定是比外壳不接地的屏蔽效果要好！！！ 理想情况下，外壳良好接地确实可以进一步增强屏蔽效果，这与电磁屏蔽的基本物理原理有关。以下是从物理机制和理论分析来解释为什么良好接地的外壳通常比未接地外壳屏蔽效果更好的原因： 1. 外壳接地与屏蔽效能的物理原理 外壳的屏蔽效能主要依赖以下三种作用： 反射损耗：外壳将电磁波反射回去，减少穿透。 吸收损耗：外壳材料吸收部分电磁能量。 多重反射损耗：电磁波在屏蔽材料内的多次反射进一步衰减。 当外壳良好接地时，这些机制能得到更充分的发挥，原因如下： （1）稳定电位，减少内外场的耦合 未接地的外壳可能存在漂浮电位（高阻抗），导致以下问题： 外壳在电磁波作用下感应出寄生电荷，从而成为一个“二次辐射源”。 漂浮的外壳可能与内部高频干扰耦合，导致屏蔽效果降低。 良好接地的外壳将外壳电位稳定到地电位： 电场隔离：接地后的外壳形成良好的电场屏障，外界电场难以穿透。 减少寄生电荷累积：外壳表面感应的高频电流能够快速泄放到地，避免外壳成为辐射源。 （2）高频电流的低阻抗泄放路径 在电磁干扰中，外壳通常会感应到高频共模电流。如果外壳未接地： 感应电流可能通过壳体激励其谐振模式，增加辐射。 无法有效为高频电流提供泄放路径，导致屏蔽效果不佳。 外壳接地后： 高频电流有了低阻抗的泄放路径，通过接地导线快速导入大地，避免在壳体表面产生辐射。 消除壳体的谐振模式，因为接地等效于在壳体上施加一个强阻尼，大幅降低特定频率的辐射增益。 物理解释：接地外壳对高频电流的等效阻抗显著降低，使电流不易通过辐射形式泄漏到外界。 （3）改善屏蔽效能的多重反射机制 在未接地的情况下： 外壳内表面和外表面之间的多重反射可能形成驻波效应，特定频率的电磁波穿透率增加。 外壳可能通过谐振效应放大某些频率的干扰。 接地后： 外壳表面的多重反射损耗得以充分发挥，减少电磁波的透射。 接地消除了谐振条件，使外壳在更宽频范围内有效屏蔽。 物理解释：接地将外壳电位锁定为参考电位，使得内外场的干涉模式发生变化，有利于屏蔽材料的全频带表现。 2. 理想屏蔽与接地的相互关系 屏蔽的理想情况是外壳阻抗尽可能低且均匀，这有赖于外壳材料的导电性和接地的辅助作用。 良好接地的外壳可以视为一种“零电位屏障”，从物理上切断内部干扰与外部环境的电磁耦合。 在电磁屏蔽理论中，外壳的屏蔽效能（SE，Shielding Effectiveness）由以下公式近似表示： 其中： RR：反射损耗，与屏蔽材料导电性有关； AA：吸收损耗，与屏蔽材料厚度及导磁性有关； BB：多重反射损耗，与屏蔽材料的连续性及外壳设计有关。 接地能显著提高 RR和 BB： 接地降低壳体阻抗，增强反射损耗 RR； 接地改善壳体的电位稳定性，减少多重反射的穿透，提升 BB。 二、什么原因可能导致 接地 “然并卵”？ 1. 外壳的屏蔽效能不足 即使外壳接地，如果其屏蔽效能不足，接地作用也很有限。常见问题包括： 屏蔽材料不足：外壳材料的导电性能或磁导率不足，导致对电磁波的反射和吸收效果较差。例如，铝材料对电场屏蔽良好，但对低频磁场屏蔽效果不佳。 缝隙效应：外壳的接缝或连接处未做到良好导电（例如有较大的缝隙），这些位置可能成为电磁波泄漏的“天线”。 屏蔽频率范围有限：外壳的屏蔽性能通常依赖于设计频率范围，148MHz的信号可能正好在屏蔽效果较差的频段。 解决方法： 加强外壳的电磁屏蔽设计，使用导电胶带、屏蔽垫片或铜箔覆盖缝隙。 确保外壳所有部件间的电接触良好，通过导电涂层、金属编织线等方式增强整体屏蔽性能。 2. 内部信号耦合直接通过外壳表面辐射 设备内部高频信号通过电容性或感应性耦合直接激励外壳，这种情况接地无法完全抑制，原因在于： 壳体本身成为天线：即使接地，壳体某些区域仍可能因设计缺陷产生局部谐振，对某些频率（如148MHz）形成放大效应。 不完全的接地：壳体虽然接地，但接地点之间存在阻抗，形成多点接地效应，使得外壳在某些频率下反而放大共模噪声。 解决方法： 检查外壳是否在148MHz产生谐振，必要时调整外壳结构尺寸以避开谐振频率。 在外壳内表面增加高频吸收材料（如铁氧体材料或导电泡棉），直接吸收内部辐射。 3. 外壳接地未切断主要耦合路径 接地只能对外壳的电位起到稳定作用，但如果干扰信号的主路径并未通过外壳流向大地，接地效果就会大打折扣。常见问题包括： PCB板布局设计问题： 高频信号的参考地回路距离外壳太近，直接耦合到壳体。 时钟或开关电源信号线未使用地层屏蔽，形成高辐射源。 内部电缆引起的辐射：内部高速信号线或未屏蔽的电缆产生的高频共模电流直接通过外壳辐射。 外部连接线成为主要辐射天线：接地未处理外部电缆上的共模噪声，这些电缆可能主导RE的辐射路径。 解决方法： 优化PCB布局，确保高频信号线附近有完整的地参考层，尽量减少与外壳的耦合。 给内部电缆加装屏蔽层或磁环，并确保屏蔽层良好接地。 在电缆入口处加装EMI滤波器，阻断电缆共模干扰。 4. 地线耦合反而引入干扰 在某些情况下，接地反而可能引入新的干扰路径，具体表现为： 地环路效应：如果设备外壳接地后与其他接地设备形成环路，高频干扰信号可能通过接地线耦合到其他设备或反向进入测试系统。 接地阻抗不匹配：地线的电感效应可能在高频下造成接地电位波动，从而影响屏蔽效果。 解决方法： 确保接地线尽量短且粗，降低高频阻抗。 如果可能，测试设备时使用单点接地，并与其他设备隔离接地。 总结 接地是一种重要的EMC手段，但其有效性依赖于具体的屏蔽结构、耦合路径和设备内部干扰源的特性。接地未改善的情况下，建议采取以下综合措施： 改善外壳屏蔽效能，特别是接缝和材料方面。 优化设备内部设计，减少高频干扰的耦合路径。 识别并处理主要的辐射路径，包括外部电缆和内部耦合。 可以尝试逐步测试，比如断开外壳接地后观察是否有明显变化，结合近场探头进一步定位148MHz的具体辐射源。 如何解决这个148MHz的问题，且听下回分解,欢迎关注“硬十”公众号
11-26 115浏览 -
为什么常见电路中都是大电容和小电容搭配起来使用呢？
在电源滤波中，选择合适的电容至关重要。为什么常见电路中都是大电容和小电容搭配起来使用呢？本文将对进行详细分析。大电容的特点体积大：大电容通常具有较大的体积，并采用多层卷绕的结构，这样会导致较大的分布电感（也称为等效串联电感，ESL）。高频性能差：由于电感对高频信号的阻抗较大，大电容在高频信号中的表现不佳。小电容的特点体积小：小电容由于容量较小，可以做得更小，减少了引脚的长度，从而降低了ESL。小电容常采用平板电容结构，这样具有很好的高频性能。低频性能差：虽然小电容对高频信号具有良好的滤波能力，但对低频信号的阻抗较大。组合使用的策略为了有效滤除低频和高频信号，通常会将一个大电容与一个小电容并联使用：大电容：主要用于滤除低频噪声，因为它对低频信号的阻抗较低。关注公众号硬件笔记本小电容：用于滤除高频噪声，因为它对高频信号的阻抗较低。常用的0.1uF瓷片电容在这种应用中表现良好。对于更高频率的信号，可以并联更小的电容，如几pF或几百pF的电容。实际应用在数字电路中，每个芯片的电源引脚上通常会并联一个0.1uF的电容到地，这种电容也被称为去耦电容（或电源滤波电容），其目的是滤除高频信号。电容应该尽可能靠近芯片，以提高滤波效果。电容的阻抗特性理想情况下，电容的阻抗随频率的增加而降低。然而，实际电容因引脚的分布电感效应而不是完全的理想电容。当频率超过电容的自谐振频率（FSR）时，电容的阻抗表现出电感特性，导致其在高频下的阻抗反而增加。相反，电感也有类似的特性。总之，大电容与小电容的组合可以有效地覆盖从低频到高频的信号范围，实现优良的电源滤波效果。大电容负责滤除低频干扰，小电容负责处理高频噪声，两者的搭配能够更全面地抑制电源干扰。关注公众号硬件笔记本内容补充如何选择滤波电容的容值滤波电容的具体容值选择需要根据你的PCB主要工作频率以及可能对系统造成影响的谐波频率来决定。可以查阅相关厂商提供的电容资料，或参考厂商提供的资料库软件，结合实际需求进行选择。电容的数量至于滤波电容的数量，并没有固定的标准，要根据具体需求来决定。多加一两个电容是可以的，暂时不需要的可以先不贴，根据实际调试情况再选择适合的容值。如果你的PCB主要工作频率较低，加两个电容通常就够了，一个用于滤除纹波，一个用于滤除高频信号。如果会出现较大的瞬时电流，建议再增加一个较大的钽电容。滤波的两种方式：去耦与旁路滤波电容的作用包含两个方面：去耦和旁路。一般来说，数字电路中的去耦电容选择0.1uF即可，适用于10MHz以下的频率；20MHz以上的频率则需要1到10uF的电容来更好地去除高频噪声，具体选择可以按照公式C=1/f来计算。而旁路电容一般选择较小的容值，根据谐振频率，通常选择0.1uF或0.01uF。关注公众号硬件笔记本提到电容，各种各样的名称可能会让人感到困惑，例如旁路电容、去耦电容和滤波电容等。其实，无论如何称呼，它们的原理都是相同的，都是利用电容对交流信号呈现低阻抗的特性。这一点可以通过电容的等效阻抗公式来理解： ，公式中，工作频率f越高，电容值C越大，则电容的阻抗 Xcap越小。在电路中，如果电容的主要作用是为交流信号提供低阻抗通路，那么它就被称为旁路电容；如果主要是为了增加电源和地的交流耦合，减少交流信号对电源的影响，那么它被称为去耦电容；如果用于滤波电路中，则称为滤波电容。此外，对于直流电压，电容器还可以作为电路的储能元件，利用充放电起到类似电池的作用。实际上，电容在电路中的作用往往是多方面的，因此不必过于纠结其具体定义。为了简化，在本文中，我们将所有应用于高速PCB设计中的电容统称为旁路电容。电容的基本功能是通交流、隔直流，理论上讲，用于电源滤波的电容越大越好。然而，由于引线和PCB布线的影响，实际电容表现为电感和电容的并联电路（电容本身的电阻有时也不可忽略）。这就引出了谐振频率的概念：在谐振频率以下，电容呈容性；在谐振频率以上，电容呈感性。因此，大电容一般用于滤低频波，小电容用于滤高频波。关注公众号硬件笔记本这也解释了为什么同样容值的电容，STM封装比DIP封装的滤波频率更高。以下是一些电容值与其对应的谐振频率参考：不过，这些数据仅供参考。正如老工程师们所说，选择电容主要还是依靠经验。更可靠的做法是将一个大电容和一个小电容并联使用，一般要求两者的容值相差两个数量级以上，这样可以覆盖更广的滤波频段。关注公众号硬件笔记本通常来说，大电容用来滤除低频波，小电容用来滤除高频波。电容值与所需滤除的频率的平方成反比。选择合适的电源滤波电容并不复杂，只需掌握一些基本原则和方法。理论上，理想的电容器阻抗随着频率的增加而减少（1/jωC）。然而，由于电容引脚的电感效应，电容器实际上表现为一个LC串联谐振电路，其自谐振频率（FSR）决定了电容在高频下的行为。当频率超过FSR时，电容会变成一个电感，从而大幅降低对高频干扰的抑制效果。因此，通常需要将一个较小的电容并联在地上，以补偿这个效果。具体原因是，小电容的自谐振频率较高，对高频信号提供了更好的接地通路。因此，在电源滤波电路中，我们常常采用“大电容滤除低频，小电容滤除高频”的方法。这样做的根本原因在于不同电容的自谐振频率（FSR）值不同。从这个角度考虑，也可以理解为何在电源滤波设计中，电容应尽可能靠近地线安装，以最大程度地提高滤波效果。在实际设计中，确定电容的自谐振频率（SFR）可能会遇到一些疑问，例如如何查找SFR值，如何选择不同SFR值的电容，以及是否使用一个还是多个电容。1. 自谐振频率（SFR）与电容值的关系 自谐振频率（SFR）受到电容值和电容引脚电感的影响，因此相同容值的不同封装形式（如0402、0603或直插式电容）的SFR值可能不同。 2. 如何获取SFR值 查看器件数据手册：许多电容的SFR值可以在数据手册中找到。例如，22pF的0402电容其SFR值大约为2GHz。 使用网络分析仪测量：如果数据手册中没有SFR值，可以使用网络分析仪直接测量电容的自谐振频率。关注公众号硬件笔记本了解了电容的自谐振频率（SFR）后，你可以使用像RFsim99这样的仿真软件来评估电容的效果。这一过程涉及以下几个步骤：1. 软件仿真 使用仿真软件检查电容在电源滤波电路中的表现，确保它能在你所需的工作频带内提供足够的噪声抑制。如果仿真结果显示滤波效果良好，则可以继续进行实际电路测试。关注公众号硬件笔记本2. 实际电路测试 在实际电路中，尤其是在手机等设备的LNA（低噪声放大器）电源滤波中，良好的电源滤波能显著改善接收灵敏度，通常可以提高几个dB。实际测试可以验证仿真结果，并根据测试结果进一步优化电路设计。通俗比喻可以把电容想象成一个漏水的容器，而交流电的峰值到来就像是往容器里加水。如果容器漏水的速度是固定的，那么频繁加水时（高频信号）需要一个较小的容器（小电容），以保持水位稳定。而在加水次数较少的情况下（低频信号），则需要一个较大的容器（大电容），以减少因漏水导致的水位下降。这样，通过合适的电容选择，可以更好地维持电源的稳定性和滤波效果。
11-25 43浏览 -
-
国外工程师DIY的3D电路
硬件也可以很酷，很多电子DIY产品不仅有着令人惊叹的功能，同时在外观设计上也是让人眼前一亮。 本期来分享一下一位高级硬件工程师的作品，是国外的一名工程师，名字叫做Mohit Bhoite，看他的作品就知道，他是一名狂热DIY爱好者，在业余的时间里很喜欢做一些非常有趣，外观非常有意思的DIY电子电路作品。通过电子元器件去做一些3D电路，集艺术技术与一体，YYDS。 废话不多说，一起来看一下。 01、行星着陆器登陆 02、卫星系列 03、报告，这里环境温度22.8℃ 04、焊工不错 05、屏保整起来 06、发现两只小昆虫 07、嗯，很规整 08、可以参加摄影展了 09、空间能量发射站吗 10、呆萌小机器人 11、经典小车 12，赛博朋克风
11-22 57浏览 -
-
大厂干货！PCBLayout热设计指导
在电源电路的设计中热设计是重要的，是和 PCB 设计同样重要的要素。设计完成以后发生了问题将花费很多时间和成本进行整改。因此，在 PCB 设计的初级阶段开始做好热设计的准备是必要的。在这篇应用笔记中，记载了 PCB 设计时降低热阻的关键点。 从现在开始改变 PCB 的关键参数，查看热阻的变化。以 JEDEC STANDARD JESD51 作为基准，记载了 1 层、2 层、4 层各个 实测热阻值。然后，确认上述实测值和仿真值的一致性，记载不符合 JEDEC 基准的 PCB 热阻的仿真值。 PCB 材料、布局、器件放置、封装形状、周围环境的影响热阻 值的变化，导致测量值与真实值不一致。因此，不要看数值的 绝对值，请参考热阻值的变化趋势。 铜箔面积 Figure 1 是单层 PCB 铜箔面积变化时的热阻曲线。如同 Figure 2 一样通过 PCB 布局改变铜箔的面积。随着散热 用的铜箔面积增大、热阻值降低。铜箔面积达到某种程度即使 再增大，也不能获得与面积相应的散热效果。Figure 3 是等高 线图，可以看出随着与热源距离的增加，相同温度区域增加， 散热效果降低。 接着，我们来看一看多层板热阻的变化。Figure 4 是改变铜箔 面积时的热阻曲线。Figure 5 作为 Layout 代表的例子，展示 的 2 层板和 4 层板。6 层板和 8 层板以 4 层板作为标准。纵向 构造如 Figure 6 所示。通过散热孔把 PCB 从 Top layer 到 Bottom layer 贯通。中间层和散热孔是否连接取决于层数，因 此请参阅每个图。 多层板的热阻变化和单层板相同、随着散热用的铜箔面积的增 大，热阻降低。可是增大到某种程度以上，也不能获得和面积 相应的效果。 2 层板和 4 层板之间的热阻差异很大。由于过孔是纵向结构 (Figure 6),相对于 2 层板从热源开始通过 1.6mm 的过孔向 Bottom layer 传输热量，4 层板从热源开始，通过短距离的过 孔向 Middle layer 1 传输大量的热量。总之，从热源开始到最 近的散热铜箔之间，距离近的过孔的长度变短，热阻变低。由 于 6 层板和 8 层板的距离更短，热阻也相应的更低。 那么，让我们看一看热源向最近的散热铜箔传递大量热量的情 况。如图 Figure 7、用 4 层板，Middle layer 1 和 2 只进行 5505mm2 的大面积铜箔 Layout。但是、Middle layer 2 没有 和过孔连接。在这种情况下，改变 Bottom layer 铜箔面积时热 阻的变化如 Figure 8 所示。这样、可以判断离热源近的层能充 分散热、离热源远的层即使确保铜箔面积散热效果也是不明显的。 综上所述，通过优先增加靠近热源层的铜箔面积，可以有效降低热阻。 板厚 Figure 9 是 1 层板、改变板厚时的热阻曲线（PCB 参考 Figure 2）。纵轴是以板厚为 1.6mm 时的热阻作为基准(0)表示变化率。板子越厚，热阻就越低。单层板即使纵向热传导，因为下面是 传导率小的空气，导致散热困难，所以横向热传导占优势。板 子厚度变厚，横向的热阻抗变低。 Figure 10 是改变板厚时的热传导状态、可以看出板子越厚、热量传导越远。 在 Figure 9 中增大 Top layer 的铜箔面积时、相对于板厚热阻的变化变小。这是因为随着铜箔面积的增加，铜箔的热传导优势会增加，板厚对热阻的影响比率减小。 Figure 11 是在 2 层板经过散热孔向 Bottom layer 铜箔连接的 Layout 中，改变板厚时的热阻曲线（参考 Figure 5 和 6 的 PCB）。纵轴是以板厚为 1.6mm 时的热阻作为基准表示变化率。铜箔面积小的场合，和单层板一样：为了面向基板的热传导率 高，基板的厚度越厚，越来越倾向于热阻变低。随着铜箔面积增大，因为经过过孔向铜箔的热传导比率增加， 过孔的长度变短（过孔的热阻变低）。总之基板的厚度越薄，热阻越低。铜箔面积小横向热传导有优势，铜箔面积大纵向热传导有优势。这个界限是根据 PCB 的条件变化的。 在 Figure 12 表示基板厚度变化时的热传导的状态、在 Bottom layer 有充分散热用铜箔的条件下，可以判断厚度薄的基板能纵 向高效地进行热传导。 层数 Figure 13 是改变层数时的热阻抗曲线（参考 Figure 5 和 6 的 PCB）。随着层数的增加热阻越来越低。这是因为可以导热的铜 箔面积增加了，在“铜箔面积”一项中有说明。从纵向结构 (Figure 6)来看，在板厚相同的情况下，层数越增加，热源到最 近的内层铜箔(平面)的距离越近，热阻越低。代表性的层分配如 Table 1 所示。一般情况下从 EMI 的观点出 发，与所有的布线层相邻放置的是低电阻的铜箔层(地或者电 源)。这样的放置在热设计中也是非常有效、Top layer（在这里 是 L1）的热源能垂直向内层平面 L2 高效地进行热传导。 例如使用 8 层板、Top layer 的热源没有通过过孔向内层连接。由于纵向过孔的热阻增加，即使在 Bottom layer（这里是 L8） 配置大面积的铜箔、不能说是最合适的热传导。在这样的条件 下，增加 Bottom layer 的铜箔厚度，使其达到某种程度能降低 热阻。在多层基板中，在和热源相同的层或者相邻的层铺设大面积的 散热用的铜箔，能有效降低热阻。Figure 14 是只在 8 层板特定的层铺设散热铜箔时的热阻曲线。 可以判断随着远离 L1 热源热阻逐渐增大。 铜箔厚度 Figure 15 是改变铜箔厚度时热阻的变化曲线。铜箔厚度越厚， 热阻越低。这是因为作为热传导的路径铜箔本身的热阻很低。在曲线图中，以铜箔厚度为 70um 时的热阻作为基准表示热阻 的变化率。使 Top layer 和 Bottom layer 的铜箔厚度变化， Middle layer 固定在 35μm。根据 PCB 的层数的不同、热阻的 变化率不同。这是因为铜箔面积等 PCB 的构成不同，所以请作 为一个例子来看。这个曲线图的 PCB Layout 是 Figure2、5、6，Top layer 的铜 箔面积只是 Footprint，Middle layer 和 Bottom layer 分别是 5505mm2。由于 1 层 PCB 的铜箔面积只在 Footprint 部分，可以看到铜箔 厚度的影响很小。在 Figure 16 中，表示将铜箔面积扩大到 1200mm2 时的结果。可以看出，向铜箔的热传导增强了，铜箔 厚度的影响比率变大。2 层 PCB 的热阻变化率变大了，这主要时因为热传导路径是 Bottom layer 的铜箔，铜箔厚度的影响比率变大了。由于 4 层 PCB 向 Middle layer 传输很多的热量，Bottom layer 的铜箔厚度的影响比率比较小。 无论如何、铜箔的厚度越厚,热阻越低。 散热过孔 Figure 17 表示在安装了 HTSOP-J8 封装的 PCB 中，根据散热 过孔个数的不同，热阻的变化。过孔的个数越多，热阻越低。可以看出，仅仅一个过孔、散热效果也很明显。如果在裸露焊盘的正下方放置过孔，可能会在回流焊工序中吸 走焊料，并且降低融合率。为了回避这问题，设计了避开过孔 的漏字板(网板)，或者在周围布置过孔的方法避开裸露焊盘。Figure 18 表示了各种方法的热阻变化。漏字板的方式(I)热阻 稍稍变差。可是向周围布置过孔的方式(J)，热量一旦经过铜箔 传递到过孔，使铜箔的热阻被增加。因此，随着散热过孔的效 果与热源的距离增加而变小，尽可能放置过孔在热源的正下方。 Figure 19 显示的是变化孔径时的热阻。孔径越大热阻越。这是 因为作为热传导路径的孔本身的热阻降低。在这个例子中,为了看孔径的影响全部在同一位置配置孔。实际 上，由于孔径越小能在较窄 pitch 上配置，所以 0.3mm、0.5mm 的热阻比这个例子低。Layout K (0.3mm)相当于前一页的 Layout J。当将孔配置在裸露焊盘或 FIN 正下方焊锡部分的情况下,为了 防止焊锡吸入推荐 0.3mm 以下的尺寸。 热源的位置 Figure 20 是根据基板上热源位置的不同热阻的变化。A 将热 源配置在基板的中央，因为是向全方向热传导，所以热阻最低。B 在基板边缘配置的状态下，由于能够热传导的体积变少，热 阻变高。C 是作为主要热传导目的地的铜箔表面被狭缝分割的 情况。为了防止电磁干扰和噪声，可以考虑在 ground plain 上开一条缝，将按功能分区分开。这种情况下主要导热处的铜箔 面积虽然减少了，但是因为有基板(FR4)等其他散热路径，所以 与放在边缘相比热阻上升变少。由于实机中存在多个元件，所以很难确保一个热源的铜箔面积 很宽，所以要以热源为中心，尽可能确保铜箔面积 360°均等， 这样的 Layout 非常重要。 接近热源的情况下 Figure 21 是接近热源时的热阻变化。在这个例子中，B 和 C 接近 3 个功率损耗相同的热源，但与只有 A 一个热源时相比，热阻更高。这是因为各个器件都受到了热干扰，导致器件的周围温度上升。热源之间的距离越短，受影响越大。 像这样一个一个进行热设计时，即使设计目标值中有温度上升， 但如果三个同时工作，每个都受到热的影响，就必须考虑热干扰的现象进行热设计。多通道输出的电源、LED 驱动器、马达驱动器等，都有这样的情况。 热源的分散 Figure 22 是分散热源时的热阻变化。A 是一个器件发生了功 率损耗的情况，接合温度是 107.4°C。B 是将 A 的功率损耗平 均分散到 3 个器件上的情况。虽然器件之间发生了热干扰，但分散热源可以减轻温度上升。这个是热传导面积增加导致热 阻降低。 像这样，分散热源(功率损耗)是降低一个器件温度的有效手段。这个例子以 IC 封装为例，电阻器等被动元件也有同样的效果。 考虑耐高温的被动元件 众所周知，电解电容器的温度越高，电解液就越容易蒸发，寿命也就越短，为了延长耐高温元器件的寿命，就需要降低过高的温度。被动元件从热源接受的路径有热传导、对流(热传递)、 热辐射三种。对流(热传递)是通过换气降低 箱体内温度。热辐 射要远离热源，或者用遮热板做好防热措施。因为热传导主要 是经由铜布线传热的，所以要远离热源，或者采取措施使铜布 线的宽度降到最低。 作为例子，在 Figure23 中示出 LDO 的电路，为了获得电气特 性，有时必须在热源装置附近配置电解电容器。在 3 引脚 LDO 中，像 TO252 封装那样同时使用散热用 FIN 和接地引脚配置 很多，在器件附近配置电解电容器 C1、C2 的话就会变成像 Figure 24 一样的 Layout 因为共用放热区域的铜箔和地布线 Figure 25 那样从放热 FIN 的热通过宽的铜箔向电容器传导。电容器引脚部的温度是 57°C。 作为对策，热源和电容器之间的距离是相同的，像 Figure 26 那 样，把布线宽度设定为电流容量能容许的最小尺寸，使热传导 最小，然后在那里配置电容器。Figure 27 是结果，电容器引脚 的温度降到 44°C。 这是因为与铜箔相比，基板(FR4)的热阻高，在相同的距离下也 很难导热。综上所述，如果只着眼于电气特性进行 Layout，可能会产生热 的问题，因此需要考虑热源器件和耐高温器件之间的位置关系。AC- DC 转换器等，用电解电容器平滑 AC 的纹波电压，不过， 由于大的纹波电流和电容器的内阻产生损耗功率，电容器自发 热。这种情况与前面提到的 Layout 相反，要加大布线面积，将 热量传导到布线上。 铜箔布线的温度上升 在大电流流过的导体(铜箔布线)中，最小宽度和厚度必须根据 所需的电流容量和最大允许导体温度上升来决定。如果不注意 这个，就会引起因温度上升引起的 PCB 的劣化和周围温度的上 升。最小导体宽度和厚度请参考下面的图表。这些图表是根据《IPC2221A, Generic Standard on Printed Board Design》中登 载的近似公式和图表，将单位换算成米制的。 Figure 28 到 31，在 1 层，2 层 PCB 和多层 PCB 的外层被适 应的温度上升，显示每导体厚度。同样 Figure 32 到 35 是适应 于多层 PCB 的内层的温升。 铜布线的温度上升和半导体封装的热阻一样，由于 PCB 材料、 Layout、元件配置、外壳形状、周围环境等的影响，其值也会 变化，所以请作为参考使用。 总结降低热阻的关键 铜箔面积 ・随着铜箔面积的增大，热阻也随之降低。 ・即使将铜箔面积增大到必要的程度，离热源越远，热传导效 率就会越差，就不能达到与面积相符的效果，因此铜箔面积应 采用适当的尺寸。 ・在多层基板中，通过优先增大靠近热源层的铜箔面积，可以 有效地降低热阻。 板厚 ・由于在 1 层底板上横向热传导占优势，所以如果增加板厚， 热阻就会降低。 ・在多层基板中，散热用铜箔面积小的情况下，由于横向热传 导占优势，所以加厚板厚就会降低热阻。当铜箔面积大时，由于纵向热传导占优势，所以板厚越薄，热阻就越低。两者的边界线根据 PCB 的条件而改变。 层数 ・随着层数的增加，热阻趋于降低，但在多层基板中，在与热 源相同或相邻的层上布置较大的散热铜箔面积，可以有效地降 低热阻。 铜箔厚 ・铜箔越厚，热阻越低。铜箔面积越大，其效果越好。 散热孔 ・孔数越多，热阻就越低，但离热源越远，热阻就越低，所以要 靠近热源。 ・孔径越大热阻越低，但如果超过 0.3mm，在回流工艺中发生 焊锡吸入问题的可能性就越大，因此要注意。 热源的位置 ・由于存在多个部件，所以很难确保一个热源的铜箔面积大， 但要注意以热源为中心尽可能确保铜箔面积 360°均等的 Layout。 热源接近的情况下 ・在多个热源接近的情况下，设计时要考虑所有热源同时工作 的热干扰现象。 热源的分散 ・分散热源(功率损耗)作为降低一个器件的温度的方法是有效 的方法。考虑耐高温的被动元件 ・如果只关注于电气特性进行 Layout，有时会发生热的问题。 ・需要考虑作为热源的器件和不耐高温的器件之间的位置关系。 ・当热源装置位于附近时，布线宽度应达到所需的最低限度， 以防止热传导穿过低热阻的铜布线。 铜布线的温度上升 ・在大电流流动的导体(铜箔布线)中，导体的最小宽度和厚度需 要根据所需的电流容量和最大允许导体温度上升来确定。如果 不注意这个，就会引起因温度上升引起的 PCB 的劣化和周围 温度的上升。 免责声明：本文转自网络，版权归原作者所有，如涉及作品版权问题，请及时与我们联系，谢谢！
09-26 524浏览 -
EMC整改搞死人！它要测些什么？
继续 EMC 的相关内容，《EMC整改搞死人呦！不过它具体会测哪些项目呢？（上）》，接下来是EMS 的相关测试项。 前面有说到EMI测试，主要是测试设备是否对周围环境产生有害干扰，那EMC测试中的另外一个测试部分EMS测试是怎样的呢？ 对于EMS测试，全称Electromagnetic Susceptibility，电磁抗扰度测试，测试的项目就比较多了，像常常听说的静电ESD测试就是在此类里面。它的主要测试内容就是验证电子产品在电/电磁等干扰环境中是否可以正常工作。 所以总论来说EMI是讲究不要随意伤害“别人”，而EMS则是考验的抗击打能力了。 a, 静电放电抗扰度测试（ESD） ESD测试，就是测试设备对静电放电的耐受能力，根据不同的产品标准，2kV，4KV，......，20KV等等，正负电压，空气放电接触放电都排上，啪啪打就行。这个也是静电测试仪进行测试，也是EMC测试中位数不多还不是很贵的测试设备。 b, EFT电快速瞬变脉冲群抗扰度测试 电快速瞬变抗扰度测试是EMC重要的测试，它是一种由多个快速瞬变脉冲组成的脉冲群耦合到电气和电子设备的电源端口，控制端口，信号等,然后再观察电子设备在这些脉冲干扰下是否会对正常工作造成影响，是否会使设备产生误动作或者损坏等，验证的就是电子设备在这种暂态干扰环境时的性能表现。 c, 浪涌抗扰度测试 浪涌抗扰度测试主要测试评估设备在电源线或者信号线在遭遇高能量瞬态干扰时的抗扰能力。 浪涌试验模拟了这些场景，可以有效评估模拟电子设备在受到雷击，开关操作或者是其他的暂态高压干扰时的抗扰能力。 d, RS射频电磁场辐射抗扰度测试 射频电磁场辐射抗扰度也叫做辐射抗扰度，辐射敏感度，它是最基本呢的电磁兼容靠扰度测试项目之一，测试的是电子设备在存在辐射的情况下，抵抗辐射的一种能力。 辐射敏感度越高，那电子设备的抗干扰能力就越低。上篇中的EMI中的辐射发射测试是测试的干扰别人的能力，这里的RS辐射抗扰度测试则是测试的不被别人干扰的能力。 e, CS射频场感应的传导骚扰抗扰度测试 CS射频场感应抗扰度测试是模拟基站，对讲机，手机等射频信号耦合到电子设备上面所造成的射频干扰，测试的是电子设备承受不同范围频率，如150KHz~230KHz等范围内射频发射机电磁骚扰的传导抗扰度怎么样。 f, PFMF工频磁场抗扰度测试 PFMF工频磁场抗扰度测试是测试电子设备在工频磁场干扰下的抗扰度，在遭受这类磁场扰动影响时的性能。 g, DIPS电压变化抗扰度测试测试 电压变化抗扰度测试的是交流电压跌落与暂降，短时中断抗扰度试验测试。如果电子设备对于电源的电压变化不能够很快的作出反应，那就有可能会引起设备故障。
09-25 509浏览 -
LM1875参数、引脚功能、功放电路
今天给大家分享的是：LM1875 功放: 一、LM1875 功放简介 二、LM1875功放引脚功能 三、LM1875功放电气特性 四、LM1875功放内部原理图 五、LM1875 功放选型替换 六、LM1875的 30W HiFi音频放大器电路 七、LM1875 25WOCL音频放大器电路 八、LM1875 OTL放大电路30W 九、LM1875 功放应用领域 一、LM1875 功放简介 LM1875 是一款宽功率放大器，具有极低的失真度和高品质效率。可以为4Ω或8Ω扬声器提供20W的输出功率，最大电流为4A。该 IC 通常用于高功率音频放大器设计。 过载时，其保护包括内部电流限制和热关断。其他特性包括高增益、快速转换速率和宽带宽、大输出电压摆幅、高电流能力以及非常宽的电源范围。LM1875 功放实物图 二、LM1875功放引脚功能 LM1875是一个5 引脚放大器。引脚排列图如下： LM1875功放引脚排列图 引脚1/同相输入：放大器的同相端(+)。 引脚2/反相输入：放大器的反相端（-）。 引脚3/V 型：接地引脚或负电源电压。 引脚4/输出引脚：输出放大的信号。 引脚5/Vss：正电源电压引脚。 LM1875功放引脚功能图 三、LM1875功放电气特性 1、LM1875 功放规格 高达 30 W/通道输出功率 最大负载电阻：4 至 8 Ω 最大输入偏置电流：2uA@±25V Avo 通常为 90 dB 低谐波失真噪声：0.015% @ 1KHz @ 8 Ω @ 20 W 最大输入失调电压：15mV@±25V 宽功率带宽：70KHz 高电流能力：4A 最高工作温度：150°C 最大供电电流：100mA@±25V 宽供电范围：16V-60V LM1875功放电气特性截图 2、LM1875其他特征 94dB 纹波抑制 典型增益带宽积 5.5MHz 典型电源电流：±25V 时为 70mA 交流和直流对地短路保护 带释放电路的热保护。 内部输出保护二极管。 塑料电源封装：TO-220 四、LM1875功放内部原理图 下面为LM1875功放内部原理图：LM1875功放内部原理图 五、LM1875 功放选型替换 LM1875 的替代品： TDA2050 其他音频放大器： LM386、TDA1554、TDA2030、TDA7294、TDA7265、TDA7279、TDA2005 、 六、LM1875的 30W HiFi音频放大器电路 1、电路元器件清单 电路元器件清单 2、电路原理图 下面为LM1875的 30W HiFi音频放大器电路图，可以有至少10的稳定收益。LM1875的 30W HiFi音频放大器电路图 3、工作原理 该电路采用单电压供电，IC 的功率会受到电源电压的影响。采用最大信号电源电压为60V，功率输出为30W，负载阻抗为8Ω。 R4电阻控制输入阻抗，C1电容提供与IC内部放大器部分的连接。R1 和 C1控制输入信号的频率，而 R1 和 C2将滤除来自电源的噪声，以保护输入免受噪声影响。 R5 和 R6 电阻以反馈模式接线，用于调节电路的增益。另一方面，R7和C5用于旁路或将高噪声频率传递到地面，以保证良好的声音输出质量。C6 耦合信号输出到负载。 七、LM1875 25WOCL音频放大器电路 下面为 LM1875 25WOCL音频放大器电路，该电路使用正电源、负电源和接地电源生成具有正负两半信号摇摆的音频信号。可以让声音十分清晰。 LM1875 25WOCL音频放大器电路 首先在输入引脚上施加信号。受限的音频信号将自动流经R3、C1、R2和R2。这时，记得减少或消除对地面的噪音。 之后，将有一个非返回阶段，其中信号将继续进入 1C1 的输入引脚 1（非反相引脚），通过输出引脚4到达扬声器。 接着，使用 R6消除接地输出信号中的噪声。而集成电路的另一部分音频输出引脚4将通过R5 反馈到引脚2。 电阻R4 和 R5 决定升压速率。我们可以根据R5/R4计算。 最后，C2可以让电路获得更好的高频响应。 该电路提供最大 2A 的功率，为单声道放大器。如果你想要立体声，应该更换更大电流至 4A 的变压器，并且C6、C7均为4700uF 50V。 八、LM1875 OTL放大电路30W 下面为 LM1875OTL放大电路30W。 LM1875 OTL放大电路30W电路原理 直流电源的电压范围为 16V 至 60V，可使用单电压和双电压。由于我们有一个单一的电压源，这里将使用它作为接地和正极。 电源电压会反过来影响电源IC。例如，使用 50V 的直流电源会导致 IC 产生 25W 的功率。 由于输出功率为 30W，电源电压为 60V，因此阻抗负载应为 8 Ω。 除了 IC 中的保护系统之外，散热器也助于散发多余的热量。 R4 电阻调节输入阻抗，并通过 C1 电容耦合到 IC1 内部的放大器部分。 C2用作噪声滤波器，限制通过输入的噪声。 在电路图中信号特性是非反相输入信号。 R1 和 C1将设定输入信号的频率，通过R1、C2过滤来自电源的噪声（D耦合），以保护噪声通过输入。 R6 和 R5具有反馈形式连接，可调节电路的增益。R5、R6 电阻均以反馈形式连接，起到调节电路增益的作用。 R7 和 C5 用于旁路或通过高噪声频率接地。为了确保声音输出的质量提高。而 C6 耦合信号输出到输出（负载）则更具有良好音质，还可以保护直流电压泄漏到负载。 九、LM1875 功放应用领域 LM1875音频放大器常有以下应用； 级联音频扬声器 伺服放大器 仪器系统 音频信号放大 立体声留声机 桥式放大器 高功率放大 分体/双电源 来源:百芯EMA
09-13 685浏览 -
比较器过压保护电路设计方案
设计背景 几乎所有的电子元器件，特别是半导体芯片对电压都是敏感的，也就是说当前级电源供给后级元器件或电路模块的电压超过后级所允许的最大电压值时，后级器件或电路将无法正常工作，甚至彻底被损坏。因此，通过过压保护措施限制供电电压显得非常重要。过压保护是指当被保护的电路电压超过预定的最大值时，使电源断开或使受控设备电压降低的一种保护机制。 设计任务 直流电源电压Us变化范围为12V～36V，负载（Load）最大工作电压为30V（Voltage<=30V），如果电源直接供给负载，那么负载将不能正常工作或被损坏（图1）。 图1.电源电压与负载电压不匹配 设计一个过压保护电路，当电源电压大于等于30V时，受控开关关断，切断电源对负载的供电，以保护负载不因过压而损坏。当电源电压小于30V时，受控开关闭合，电源对负载正常供电，且要求受控开关的导通压降尽可能小（图2）。更多资料关注@电路一点通 图2.以受控开关保护负载 电路拓扑构思 根据设计任务中的设计系统框图描述，设计的核心任务是具体实现受控开关（controled switch）的条件动作，另外为了不影响电源的利用效率，考虑用高输入电阻的器件来实现受控开关的功能，使电源和负载不被旁路分流，比如利用比较器驱动MOS管来控制电路的通断。值得一提的的是，MOS管饱和导通后，漏源极（DS）之间的压降及损耗很小，保证电源电压几乎无损失地供给负载。下面开始逐步构造电路： 1. 以MOS管为受控开关 P沟道MOS管的阻尼二极管正极端连漏极（D），二极管负极连源极（S），要使MOS不至于无控导通，源极（S）必须接电源Us的正极。 图3.以MOSFET为受控开关 2. 比较器控制MOS管 比较器的输入电阻极高，对电源及负载影响很小。 图4.比较器控制MOSFET 3.比较器基准电压 通过齐纳二极管Z1给比较器反相端提供稳定的基准电压，电阻R1使Z1有合适的反向击穿电流，使其工作于稳压区域。 图5.比较器基准电压 4.电阻分压检测电源电压 通过电阻R2和R3对电源电压Us进行分压，送给比较器同相端，此电压与反向端的基准电压进行比较，同相端电压大于反相端电压时（通过选择合适的R2，R3分压电阻，可使压差避开比较器线性区），比较器输出高电平（轨对轨满幅电压），P沟道MOS管Q1截止，断开电源Us对负载Load的供电。相反的，当同相端电压小反相端电压时，Q1导通，电源向负载正常供电。 图5.电阻分压检测电源电压 5. 限定栅源（GS）电压 MOS管有最大栅源电压的要求，如果实际的Ugs大于这个最大值，MOS管将会过压损坏，所以，应限定Ugs。这里采用稳压二极管Z2来实现限幅，电阻R4给Z2提供合适的电流，使其工作在反向击穿稳压区。 图6.限定栅源（GS）电压 元件选型定参 图7.电路拓扑定型 1. 选择比较器 在专业半导体网站（TI、NXP、NI、Maxim、Microchip等）或综合电子器件数据手册网站输入关键词comparator rail to rail high voltage（轨对轨高压比较器）搜索常用的比较器。根据本设计的实际要求及搜索出的各种比较器的性能参数差异，最终选择具有推晚输出级，能够在最高可能电源电压下工作的高电压比较器TLV1805，其主要特性如下： （1）3.3V至40V电源（满足Us=12~36V的要求）； （2） 低静态电流135uA，这么小的静态电流不影响被控主回路的效率； （3） 输入偏置电流0.05pA； （3）轨对轨高峰值电流推挽输出，配合稳压限幅电路（Z2和R4）足以满足MOS管的驱动要求； （4）关断后具有高阻态输出，对被控主回路影响很小； （5）SOT-23-6封装，小尺寸6脚贴片安装。 2.选择MOS管（电路拓扑已选P沟道） 选择MOS管时，主要考虑栅源电压（Ugs，通常约为20V）、漏源电压（Vds，此设计为36V）、漏极持续电流Id。在本设计中，假设电源最大输出电流为100mA（举例而已，其它电流下的设计方法类似），为方便计算又不失可靠性，所有参数的降额系数取0.7~0.8，则所选MOS的参数要求如下：Ugs=20V，Vds=36/0.7=51V（选50V），更多资料关注@电路一点通 Id=100/0.8=125mA，尽量选择贴片封装。在description选项中搜索关键词P-channel 50V 125mA SOT， 经过对比筛选确定使用LBSS84LT1，参数如下表： 表1.MOS管LBSS84LT1主要特性 3. 确定比较器基准电压 确定过压检测电路相应基准电平，选择低于电源最低工作电压范围的基准电压，作为比较器的比较基准，由于电源的最低工作电压为12V，可选择10V的齐纳二极管Z1作为比较基准（Vref），尽量选择小功率（小稳定电流），小贴片封装的稳压管，可选ZMM10，封装为SOD-80，稳定工作电流为5mA~33mA。ZMM系列稳压管的伏安稳压特性如下图（本是坐标系第三象限反向击穿特性，为方便看图，故意画到坐标系第一象限）： 图8.ZMM系列稳压管伏安特性 4. 计算Z1的限流电阻R1的阻值 电源电压Us为12V时，取最小稳定电流5mA时，R1=（12-10）/0.005=400Ω，取最大稳定电流33mA时，R1=（36-10）/0.033=788Ω，由于电源Us变化范围很宽（12~36V），应使Z1在此电压变化范围内都能稳压，可取R1=1k。校验：在此阻值下，当Us=12V，通过Z1的电流Iz1=(12-10)/1=2mA（比5mA稍小，也可以勉强稳压），当Us=36V时，Iz1=(36-10)/1=26mA<33mA，符合要求。 5. 计算R1的功率 核算R1的功率P=Iz12×R1=0.0262×1000=0.676W，功率降额系数取Ⅱ级的0.6，于是P=0.676/0.7=1W，尽量采用贴片电阻，而1W功率对应的封装为2512，电阻误差精度对稳压管工作影响很小，可取电阻精度为5%。贴片电阻封装与功率及耐压对照如下表： 表2.贴片电阻封装与功率及耐压对照表 R1耐压校核：前述R1封装选定为2512，耐压高达200V，远大于Us的最大值36V，不言而喻R1满足耐压要求。 6.计算（R2,R3）电阻分压器的分压比 因为标准电阻的离散性，直接“死算”分压器阻值是很麻烦的事，现在有了离线或在线的小软件可以让分压电阻计算的过程变得简单高效。个人比较喜欢TI公司的分压计算器（Voltage Divider Calculator）。在本设计中，为使电源Us升至30V的目标阈值过电压（Vover）时，比较器的同相输入（连电阻分压点）超过基准电压Vref（10V）。如下图所示： 图9.分压设计图 也就是说，分压器输入电压为30V，输出为10V，设计时尽量选用E24系列的1%精密电阻（为增加比较器的比较精度，分压器必须用精密电阻）。另外，考虑到电源输出100mA，负载Load允许电压的30V，故负载阻抗为30V/100mA=300Ω。为使电源Us的大部分电流流向负载Load，而不至过多分给分压器，R2，R3尽量取大些（也不能太大，超过1MΩ可能会引入意想不到的电噪声，而且阻值太大或太小的电阻易坏），可使R2+R3支路分得的电流在0.1mA以下（相对于主回路100mA很小，几乎可以忽略），于是R2+R3=36V/0.1mA=360k（接近360k,至少300k以上），此外由前述可知比较器TLV1805的输入偏置电流仅有0.05pA，比R2，R3分压器支路的0.1mA小了2百万多倍，而一般要求分压支路电流为比较器输入偏置电流的100倍以上，显然符合电流对比要求。由以上分析可知，分压计算器（Voltage Divider Calculator）的输入电压（Enter Input Voltage）设定为30（单位V省略），输出电压（Enter Desired Output Voltage）设定为10（单位V省略），电阻选择系列（Select Resistor Sequence）设定为熟悉的E24，电阻比例尺度（Select Resistor Scale）设定为100000（即100k，这是为了满足前述的R2+R3≥360k），设定完后，点击Calculate，得到下面的结果： 图10.TI分压器计算计算结果 图11.TI分压器计算参考图 选择计算结果的第一项（Choice 1），最终本设计的R2=200000=200k，R3=100000=100k，精度都为1%。 7.电阻功率计算：经过分压器的最大电流为36V/(R2+R3)=36/(200+100)= 0.12mA ，R2功率0.122×200=2.88mW，取Ⅰ级降额系数 0.5，于是R2功率为2.88/0.5=5.76mW=0.00576W，这个功耗比0201封装的1/20W=0.05W小了将近10倍，因此任何封装的贴片电阻都能满足功率要求。R3/R2=100/200=1/2，二者是串联关系，因此功率比也为1/2，于是R3的功率仅为R2功率的一半，即1.44mW，更加满足功率要求，连0201封装都能满足。 耐压计算：R2分压为36×[R2/(R2+R3)]=36×（200/300）=24V，耐压降额系数取0.5，最终耐压为24/0.5=48，而0402及0603的耐压都为50V，都能满足耐压要求，但是0402焊接工艺比较复杂，最终考虑选择0603；R3的分压为36-24=12V<50V，也满足耐压要求，为了与R2的封装保持一致，也选0603。 综合以上分析：R2为200k 1% 0603，R3为100k 1% 0603。 8. 稳压管Z2选型 图12.场管GS限压 为防止MOS管损坏，应限制栅源极电压（Vgs），而P沟道MOS管通常具有20V的Vgs最大值，取降额系数为0.8，那么Z2的稳压值选为20×0.8=16V，尽量选择小功率（小稳定电流），小贴片封装的稳压管，可选ZMM16，封装为SOD-80，稳定工作电流为5mA~20mA。 8.计算Z2的限流电阻R4的阻值 电源电压Us为阈值电压30V时，比较器输出低电平，相当于R4下端接地，取最小稳定电流5mA，于是R4=（30-16）/0.005=2800Ω，取最接近标准电阻2.7k。由于稳压管的稳定工作电流范围很宽，电阻的精度不影响稳压，可取一般精度5%。特别地，在Us=12V时，比较器同相端电压为12×[100/(100+200)]=4V，反相端电压为10V，于是同相端电压小于反相端电压，轨到轨比较器输出满幅电压12V，即R4下端接4V电压，而Z2负端电压为12V，显然压差12-4=8V<16V，且8V<<20V，既不足以使Z2进入稳压状态，也不足以使MOS管截止，因此12V可直送给负载。 9.计算R4的功率 R4=2.7k，通过的电流为5mA，功率为52×2.7=67.5mW，功率降额系数取Ⅱ级的0.6，R4功率取67.5mW/0.6=112.5mW=0.1125W，该功率值小于且最接近0805封装的1/8W (0.125W)，因此R4电阻选用0805封装。 10.R4耐压校核 0805封装电阻的耐压高达150V，而电源Us最大值为30V，因此无论如何0805封装的R4都满足耐压要求。 最终，R4定为：2.7k，5%，0805。 至此，本设计所有元件的选型定参完毕，各元件参数如下面的原理图所示： 图13.完整设计原理图 仿真验证 电路拓扑和元件选型定参结束后，应进行验证。验证有两种方式：实物验证（洞洞板或面包板搭接验证、PCB开板试制），仿真验证（Proteus，Pspice，Saber，Multisim，Matlab等）。小规模电路用仿真验证比较经济，本设计使用Saber进行仿真验证。使用Saber的analyses(分析)功能的DC Transfer Analysis（直流传输分析）功能进行扫描分析，如下图所示： 图14.进入saber sketch的DC Transfer Analysis 设置参数：独立电源从12V到36V，步长0.2V，采样密度0.2，如下图所示： 图15.扫描参数设置 点击上图的OK按键，经过短暂时间的运行，输出下面的仿真结果： 图16.仿真输出波形 双击上面的输出波形，得到示波器显示的细观波形： 图17.输出细观波形 参考资料： 《GJB/Z 35-93元器件降额准则》，《新概念模拟电路》，www.alldatasheet.com网数据手册。 结论：电源电压从12V逐步增加到36V（横坐标），过压保护电路在电源电压小于30V时，原样输出；当电源电压超过30V时，MOS管快速截断电源对负载的供电（30V~30.2V为过渡过程）。至此，设计的电路实现了设计任务的所有要求。更多资料关注@电路一点通 设计后记 真正的设计，哪怕是成熟的、简单的单元设计，一定要经过三个过程：电路拓扑构思、元件选型定参数、设计验证，绝对不是生搬硬抄、无头无尾、无根无据、语焉不详。这是我今后写设计文档的基本要求。 免责声明：本文转自网络，版权归原作者所有，如涉及作品版权问题，请及时与我们联系，谢谢！
09-13 459浏览 -
详解Type-C引脚信号及PCB布局布线
01 什么是USB-Type-C USB-C是一种相对较新的标准，旨在提供高达10Gb/s的高速数据传输以及高达100W的功率。这些功能可以使USB-C成为现代设备的真正通用连接标准。 02 功能介绍 USB-C接口有三个主要功能： ● 它有一个可翻转的连接接口。接口的设计使插头可以相对于插座翻转。 ● 它支持USB 2.0、USB 3.0和USB 3.1 Gen 2标准。此外，它还可以在称为备用模式（Alternate Mode）的操作模式下支持第三方协议，如DisplayPort和HDMI。 ● 它允许设备协商并通过接口选择适当的功率流。 03 信号图示 USB Type-C连接器有24个引脚。图1和图2分别显示了USB Type-C插座和插头的插针。 04 USB 2.0差分对 D +和D-引脚是用于USB 2.0连接的差分对。插座中有两个D +引脚和两个D-引脚。但是，这些引脚相互连接，实际上只有一个USB 2.0数据差分对可供使用。冗余设计只是为了提供可翻转的连接器。 05 电源和接地引脚 VBUS和GND引脚是电源和信号的返回路径。默认的VBUS电压为5 V，但标准允许器件协商并选择VBUS电压而不是默认值。电源传输允许VBUS具有高达20 V的电压。最大电流也可以升高到5A。因此，USB Type-C可以提供100 W的最大功率。 当为诸如笔记本电脑的大型设备充电时，大功率流可能是有用的。图3显示了RICHTEK的示例，其中降压 - 升压转换器用于生成笔记本电脑所请求的适当电压。 请注意，电源传输技术使USB Type-C比旧标准更通用，因为它使功率水平适应负载的需要。您可以使用同一根电缆为智能手机和笔记本电脑充电。 06 RX和TX引脚 有两组RX差分对和两组TX差分对。这两个RX对中的一个以及TX对可用于USB 3.0 / USB 3.1协议。由于连接器是可翻转的，因此需要多路复用器通过电缆正确地重新路由所采用的差分对上的数据。 请注意，USB Type-C端口可以支持USB 3.0 / 3.1标准，但USB Type-C的最小功能集不包括USB 3.0 / 3.1。在这种情况下，USB 3.0 / 3.1连接不使用RX / TX对，并且可以被其他USB Type-C功能使用，例如备用模式和USB供电协议。这些功能甚至可以利用所有可用的RX / TX差分对。 07 CC1和CC2针脚 这些引脚是通道配置引脚。它们执行许多功能，例如电缆连接和移除检测、插座/插头方向检测和当前广播。这些引脚也可用于Power Delivery和Alternate Mode所需的通信。 下面的图4显示了CC1和CC2引脚如何显示插座/插头方向。在此图中，DFP代表下游面向端口，该端口充当数据传输中的主机或电源。UFP表示上游面向端口，它是连接到主机或电力消费者的设备。 DFP通过Rp电阻上拉CC1和CC2引脚，但UFP通过Rd将它们拉低。如果没有连接电缆，则源在CC1和CC2引脚处看到逻辑高电平。连接USB Type-C电缆可创建从5V电源到地的电流路径。由于USB Type-C电缆内只有一根CC线，因此只形成一条电流路径。例如，在上图中，DFP的CC1引脚连接到UFP的CC1引脚。因此，DFP CC1引脚的电压低于5 V，但DFP CC2引脚仍处于逻辑高电平。因此，监控DFP CC1和CC2引脚上的电压，我们可以确定电缆连接及其方向。 除电缆方向外，Rp-Rd路径还用作传递源电流能力信息的方式。为此，功耗（UFP）监视CC线上的电压。当CC线上的电压具有其最低值（约0.41 V）时，源可以分别为USB 2.0和USB 3.0提供500 mA和900 mA的默认USB电源。当CC线电压约为0.92 V时，源可提供1.5 A的电流。最高CC线电压约为1.68 V，对应于3A的源电流能力。 08 VCONN引脚 如上所述，USB Type-C旨在提供超快的数据传输速度以及高水平的功率流。这些特征可能需要使用通过在内部使用芯片进行电子标记的特殊电缆。此外，一些有源电缆利用重新驱动芯片来加强信号并补偿电缆等引起的损耗。在这些情况下，我们可以通过施加5 V、1 W电源为电缆内部的电路供电提供给VCONN引脚。如下图所示。 如您所见，有源线缆使用Ra电阻来下拉CC2引脚。Ra的值与Rd不同，因此DFP仍然可以通过检查DFP CC1和CC2引脚上的电压来确定电缆方向。确定电缆方向后，与“有源电缆IC”对应的通道配置引脚将连接到5 V，1 W电源，为电缆内部的电路供电。例如，有效的Rp-Rd路径对应于CC1引脚。因此，CC2引脚连接到VCONN表示的电源。 09 SBU1和SBU2针脚 这两个引脚对应于仅在备用模式下使用的低速信号路径。 10 USB供电 我们熟悉了USB-C标准的固定，让我们简单介绍一下USB供电和备用模式。 如上所述，使用USB Type-C标准的设备可以通过接口协商并选择适当水平的功率流。这些功率协商是通过称为USB Power Delivery的协议实现的，该协议是上面讨论的CC线上的单线通信。 下图中显示了一个示例USB供电，其中接收器向源发送请求并根据需要调整VBUS电压。首先，要求提供9 V总线。在源稳定总线电压为9 V后，它会向接收器发送“电源就绪”消息。然后，接收器请求一个5V总线，并且源提供它并再次发送“电源就绪”消息。 值得注意的是，“USB供电”不仅仅涉及与供电相关的谈判，其他谈判，例如与备用模式相关的协商，都是使用标准CC线上的供电协议完成的。 11 PCB设计布线要求 免责声明：本文转自网络，版权归原作者所有，如涉及作品版权问题，请及时与我们联系，谢谢！
09-05 317浏览
-
无线前沿新技术与测试技术峰会-线上直播 直播时间：12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间：12月06日 10:00 -
功率表的基础知识及其校准 直播时间：12月10日 10:00 -
提升毫米波信号测试精度 直播时间：12月18日 14:00
- 供需两端复苏，11月中国制造业PMI释放积极信号
- 中国重塑全球电动汽车市场，美欧汽车制造商面临巨大挑战
- 韩系动力电池今年三季度全球市占率降至23.4%，中国企业占据半壁江山
- 全球工厂的机器人密度在七年内翻了一番
- 中国华润集团正式入主长电科技，聘任全华强为董事长
- 8英寸碳化硅扩产竞速，产能过剩拐点即将出现？
- 传三星将在折叠手机中引入玻璃背板
- 美国对东南亚光伏产品征收高额反倾销税，最高税率271%！
- 关注我们
-
扫码关注面包板社区
