推挽电路，有人也叫图腾柱电路。图腾柱我没理解这个名字是怎么来的，但是“推挽”就比较形象了。 英文里叫push-pull。这里先说这里 推和挽 针对的是电流，而不是电压。 电路由NPN三极管接正电源，PNP接负电源。共同连接基极，这样当信号来临时，只会有一侧会被导通。 先分析正半周： 正电压加在基极，NPN管子导通，进而有一个1+β倍的电流流过CE，在输出产生一个和输入同频但是电流要大的多的信号。 进入负半周，电流从右往左，下半部分导通，再输出产生一个更大的负向电流。 这样我们就实现了交流电流信号的放大功能。 到这里，其实推挽电流的大致原理就讲完了，下面简单举例一些应用场景： 音频功放：三极管推挽电路常用于音频功放电路中，可以实现音频信号的放大和输出。在推挽电路中，两个三极管交替工作，一个三极管将正半周信号放大输出，另一个三极管将负半周信号放大输出，从而实现了信号的放大和输出。 直流电机驱动器：三极管推挽电路也可以用于直流电机驱动器中，可以实现直流电机的正反转、调速等功能。推挽电路可以通过控制两个三极管的导通和截止，控制直流电机的转速和转向。 交流电源：三极管推挽电路也可以用于交流电源中，可以实现交流电源的电压调节和输出。推挽电路可以通过控制两个三极管的导通和截止，控制输出电压的大小和波形。 电子开关：三极管推挽电路也可以用作电子开关，可以控制高电压、高电流的开关。在开关电路中，两个三极管交替工作，一个三极管将电路连接到高电压、高电流源，另一个三极管将电路连接到地，从而实现了开关功能。 但是有没有人想过这样的一个问题：三极管的导通都是有一定的开启电压，也就是BE之间的导通电压，对于半导体硅来说，大多为0.7V. 那么当一个信号就在±0.7V的范围之内波动会怎么办呢？给你30秒思考一下。 没错，这种情况下两个管子都不会导通。 这部分丢失的区域就叫做交越失真。那么怎么解决这种问题呢？ 聪明的工程师其实早就想到了方法： 调整R1，R2的阻值，使得0.7V和-0.7V在图中得以实现。那么此时NPN和PNP都输入临界导通的状态。 举例来说，此时哪怕有一个0.1V的信号，那么在D2上方就会有一个0.8V的电压，NPN管子要导通。下官同理。 对于负向的波形也是一个道理，假设是-0.3V的信号，那么在D3下方就有一个-1V的压差，此时下管会导通。 这就是推挽电路你需要掌握的一些基础知识。
一、DCDC简易电路原理 DCDC电路是直流转直流电路，将某直流电源转变为不同电压值的电路，分为升压电路和降压电路。 1.1电容、电感基础知识 1.1.1电容 电容两端电压不能突变。 通交流、阻直流；通高频、阻低频。 1.1.2电感 通过电感上的电流不能突变。 通直流，阻交流；通低频，阻高频。 1.2升压电路原理 1.2.1电感的作用 如上图，开关闭合，电感充电，电阻短路，当2.2us后电感上电流达到2.4A。 开关断开，电源流经电感（电源电压＋电感电压，达到升压，电感放电）为电阻供电，2.4A的电流流过电阻，电阻两端电压达到12v。 但是，若开关闭合，电阻又被短路，电阻两端电压随开关闭合与断开变化。 1.2.2二极管的作用 开关闭合，电源向电感充电，电容、电阻短路。 左图，开关断开，电源流经电感（电源电压＋电感电压，达到升压，电感放电）向电容充电，并为电阻供电。 右图，开关闭合，电源向电感充电，二极管隔离两边电路；电容（达到电源电压＋电感电压）向电阻放电。 现实，将开关换成MOS管，MOS管导通，电源给电感充电，电容给电阻放电；MOS管断开，电源电流流经电感向电容充电，给电阻供电。 1.2.3注意点 升压到12v时，输出电流只有0.25A，不足以驱动电机。 所以需要并联许多节干电池，增加输入电流才行。既然有这么多干电池了，为什么不直接串联达到12v？还可以省略升压电路。 1.3降压电路原理 通过不停的开关达到降压的目的，实际中，开关换成MOS管 。 1.3.1调节占空比 1.3.2电路原理 （1）开关闭合 如左图，开关闭合，二极管截至，电源给电感、电容充电，给负载供电。 但是通过电感上的电流不能突变，电感上感应出反向电流，使得负载端的电压不足12v，使，如右图。 随时间增加，电感上电压减少，负载电压上升，若时间长，电感上电压将降为0v，负载上电压变为12v，因为电感上电流不变，则相当于一段导线。 所以要严格控制开关通断的时间。 （2）开关断开 如右图，开关断开，电感放电。随着电感上电压减小，负载两边的电压也减小，如右图。 可以达到如上图的效果。 （3）电容作用 储能、滤波 使负载两端电压更加的平滑。 1.3.3电路损耗 不足10%，电路效率90%。 二、基于MP１４７０芯片降压电路的初步了解 2.1阅读芯片数据手册 ２.１.１基本信息（提炼最重要的信息） 输入电压：4.7~16v，最大不超过16v 最大输出电流：2A 开关频率：500KHz 同步、降压 封装：TSOT23-6 =55℃/w,在PCB上每上升1w，则温度·上升55℃。 应用信息：APPLICATION INFORMATION 在实际应用中的计算、选型 PCB Layout Guidelines 应用实例 封装参数图 ２.１.２管脚信息 2.2原理图分析 ２.2.1自举电容 （1）基本信息 连接在BST脚上的C1电容 作用：保证MOS管持续导通 取值：在DCDC降压电路中取值约为0.1~1uF，该芯片固定为1uF （2）原理 1.Vin输入与SW输出之间存在一个MOS管 2.导通条件: 3.存在问题：没有自举电容时，MOS不能完全饱和导通。 例如，当阈值=4V时，g端电压要大于s端4V，MOS管才能导通。 开始上电，MOS管导通，d→s导通。 随着↑，↓。 当＜4V时（例如=8.001V），MOS管进入放大状态，相当于大电阻，有压降，功耗比较大。 稳定在8.001V，不可能达到12V。 解决办法：加上自举电容。 开始上电，MOS管导通，d→s导通。 同时自举电容充电到12V。 随着↑（如=5V），由于二极管存在，电容不能放电，电容两端电压被抬高至 12V+5V，同时=12V+5V=17V。 由于电容的存在，始终为12V，满足，MOS管始终处于饱和导通状态，可以达到12V。 总结：利用二极管加电容将钳位在12V，MOS管始终导通。 ２.2.2续流电感 （1）基本信息 连接在SW脚上的L1电容 作用：作为外围电路，实现降压 （2）原理 详情见1.3降压电路原理 2.2.3反馈网络 （1）基本信息 由连接在FB引脚上的R2,R3,R4组成 作用：设置输出电压 （2）原理 原理：R1，R2电阻对输出电压实现分压后，将R2两端电压值反馈给FB引脚，FB引脚得到电压值后与设定的电压值比较，可以通过调节芯片中MOS管开关频率（调节占空比）来调整输出电压。 R2取值：首先，选择 R2 的值。 R2 值应合理选择，因为 R2 值过小会导致相当大的静态电流损耗，但 R2 值过大又会使 FB 对噪声敏感。 建议 R2 在 5 - 100kΩ 之间。通常情况下，R2上电流在 5 - 30µA 之间可在系统稳定性和空载损耗之间取得良好平衡。 R1取值：可以根据下面的公式（手册提供） 手册还提供了这部分常见输出电压的推荐参数（） 2.2.4其他器件 C2，C3，C4，C5，C6：均滤波。 其中为Vin滤波的电容C3和C4，选择一大一小（相差100倍），小电容滤高频率，大电容滤低频率。 R1：分压，可调节EN阈值。 以上器件参数均可采纳手册建议。 三、陈氏总结——升降压电路 DCDC升压电路 DCDC降压电路 升降压电路均使用电容电感，但是位置不一样则功能不一样，总结如下。 四、基于MP１４８４DN芯片的PCB设计要点 3.1准备工作 下载对应的DCDC芯片数据手册对以下内容进行预先解读 预先了解DCDC的功率及转换电压范围 对芯片的最大电流进行解读 对DCDC的管脚定义进行了解 是否为高发热量转换芯片 PCB layout guide 3.2原理图 分析原理图，做到“心中有环”，“环”指的是有大电流（主干道）流过的闭合回路，环面积越小越好，布局紧凑。 在原理图上的“环”是一个完整的电路的环，在PCB中的体现一方面是该回路，另一方面更多的是同标签的一片铜。 3.3PCB预布局 心中有环，环要最小。 输入、输出回路 同标签的铺铜 （1）按照原理图，先随便放置所有器件 （2）先摆放输入和输出主干道上的器件 原则：兼顾输入环（红色）和输出环（绿色）都要最小，各个管脚相互最近。例如C2 的正近IN，负靠近GND。 （3）反馈网络，使能网络，SS角，COMP角：靠近主芯片管脚。 （4）BS管脚:阻碍主干道，放在背面。 3.4PCB优化布局 （1）显示全部，打开飞线，考虑布线。 （2）在摆放器件时，器件布局尽量紧凑，使电源路径尽量短. （3）布局时注意环路面积。 （4）器件归中对齐，调整间距。 （5）滤波器件需合理放置时，滤波电容在电源路径上保持先大后小原则。 （6）注意留出打孔和铺铜的空间，以满足电源模块输入/输出通道通流能力。 （7）对于输出多路的开关电源尽量使相邻电感之间垂直放置，大电感和大电容尽量布置在主器件面 3.5铺铜与打孔 （1）主干道铺铜；非主干道走线。 （2）打孔换层的位置须考虑滤波器件位置，输入应打孔在滤波器件之前输出在滤波器件之后，这样才是经过的滤波后的信号。 （3）在铺整块地的铜时的步骤：（铺地的铜和其他铜之间是没有连接的） 切割板外形 铺铜管理器中进行铺铜 选择铺铜的边界是板外形 选择铺铜的层为GND 下面选择第二个为去死皮 应用 （4）在输出处的打孔，覆盖上绿油，防止外界信号干扰；在主芯片处的打孔不用覆盖绿油，更加便于散热。
7805在使用时，经常看到自身带一个散热片，就是为了给7805降温，当温度过高会使输出电压不稳定，但是也有很多7805不带散热器，实际这跟使用设计有关，当设计不合理时，7805会发热非常严重，即使增加散热片，7805也容易损坏，那么该如何使用呢？ 根据欧姆定律可知，7805输入12V电压，输出1A的电流，相当于有7V的电压消耗在7805身上了，7V的电压，1A的电流，就是7W的功率，输出才5W,7W消耗在7805身上了，这就是7805发热的原因，所以一定要注意输出电流和输入电压的大小，太大电流不适合7805，如果非要电流大，一定要减少输入电压，才能减少7805的发热量。
实验目的与要求 1、通过实验加深理解高频谐振功率放大器电路结构和工作原理。 2、通过实验加深理解高频谐振功率放大器工作状态的变化及其特点。 3、掌握放大器负载特性和集电极调制特性的测试方法。 4、进一步巩固用计算机仿真的实验方法。 实验内容与测试结果 在Multisim14.0电路窗口中，创建如下图所示仿真电路。 图一 1、观察输入、输出波形，估算放大器放大倍数 对图1，单击仿真按钮，从示波器中观察到的输入输出波形如下： 2、观察不同工作状态下的集电极电流波形 分别选取R1为45%、55%、65%时，采用Transient analysis,结果如下图所示。 R1：45% R1：55% R1：65% 3、测试负载特性 分别选取R1为30%、40%、50%、60%、70%时，利用万用表测量输出电压幅度，如下表格所示。 R1 30% 40% 50% 60% 70% 电压幅度 7.503v 7.787v 8.081v 7.909v 8.032v 4、测试集电极调制特性 取R1为50%，采用parameter sweep测量输出电压幅度随V1变化关系，V1：5V - 30V，步长=5V。 实验结果分析 对上述实验内容及测试结果分别分析如下： 1、实验内容1的测试结果表明：这是一个反相的放大器，输出波形与输入波形频率相同，相位相反。指针1,2测出输出信号的峰峰值为22.217v，测出输入信号的幅度是1.989v，因此放大器的放大倍数为A=11。 2、实验内容2的测试结果表明：该放大器可以通过输出电压随负载的变化产生的波形，来判断放大器集电极的工作状态，随着R1的逐渐增大，可以发现波形越来越失真，这表明了集电极从欠压工作状态到临近工作状态逐渐向着过压工作状态过渡。集电极电流则从余弦脉冲到凹顶脉冲过渡。 3、实验内容3的测试结果表明：随着负载的增大，电压幅度也逐渐增大，R1=60%时，可能是处于临界状态向过压状态过渡，电流产生的凹顶脉冲，使得电压幅度减小。随后的R1=70%时，电压幅度恢复正常。 4、实验内容4的测试结果表明：随着V1的增大，输出电压Vom的幅度也会逐渐的变大，一直到V1停止增大为止。
在PCB设计中，工程师们往往对高速信号的完整性保持高度警惕，却容易忽视低速信号走线的阻抗控制问题。当相邻走线间距呈现不规则变化时，即便信号速率不高，仍然会引发意想不到的信号质量问题。这种间距变化带来的阻抗扰动，远比单纯考虑串扰问题更值得关注。 一些速率虽然不算特别高，但是对时序、信号质量有要求的数字接口，例如“SDIO”。我要注意走线间距的问题。 如果走线可以间距足够的大，例如满足3W，并且可以用GND隔离，并且足够的空间打GND地孔，那么也没什么纠结的。但是往往我们没有那么多足够的空间来走线。这时候，我们需要判断让两根线的间距增大一些。但是不要盲目铺GND 为什么不要随便在高速线旁边铺铜？ 那么，我们就像知道，此时50Mbps的信号，或者100Mbps的信号走线是否会干扰相邻信号。 我们实际场景中，只能做到2W，是否有串扰问题呢？ 空间受限时的妥协方案 若PCB空间不足，可采取以下平衡策略： 优先级分级 ： CLK信号 ：必须满足4W间距或地线隔离。 CMD信号 ：次优先级，≥3W间距。 DAT0-DAT3 ：组内等长优先，组间允许局部放宽至2.5W（需SI验证）。 局部密度调整 ： 非关键信号（如CD检测）可缩小间距至2W。 牺牲布线层 ： 将SDIO信号单独布置在一层，避免与其他高速信号（如DDR、USB）平行。 比“串扰”危害更大的是“阻抗变化” 如果我们做不到3W，把间距缩小为2W，除了串扰问题，还有什么问题呢？ 当 PCB 走线间距无法满足 3W 规则（即线中心距为 3 倍线宽），而只能采用 2W 时，会对信号完整性和 EMI 产生显著影响，具体问题及对策如下： 串扰增加 间距从 3W 减至 2W 时，相邻信号线间的电场耦合增强，串扰噪声可能增加 30%~50%（差分对更敏感）。 高频信号（如 PCIe Gen4 以上）的近端串扰（NEXT）可能超出规范要求，导致误码率上升。 阻抗偏差 差分对间距缩小会降低差分阻抗（典型值下降约 5~10Ω），若设计容差为 ±10%，可能超出允许范围。 单端线与参考平面的间距变化也会影响单端阻抗，导致反射增加。 EMI 辐射增大 紧密间距会增加共模电流辐射，尤其是当差分对不平衡时，EMI 可能超出 FCC/CE 认证限值。 虽然100MHz以下的信号对2W间距的相邻走线串扰影响是有限的，但是会影响阻抗，间距的变化会导致阻抗变化，从而引起反射，导致信号质量变差。我们还是把2W优化为2.5W。
扫码关注面包板社区
