芯片封装是半导体制造的关键环节，承担着为芯片提供物理保护、电气互连和散热的功能，键合技术（Bonding）就是将裸芯片与外部材料连接起来的方法。 目前主要有四种键合技术：传统而可靠的引线键合（Wire Bonding）、性能优异的倒装芯片键合（Flip Chip Bonding）、自动化程度高的载带自动键合（TAB, Tape Automated Bonding），以及代表未来趋势的混合键合（Hybrid Bonding）技术。 01 引线键合（Wire Bonding） 引线键合是应用最广泛的键合技术，它利用热、压力或超声波，通过细金属引线（金、铝、铜）将芯片的焊盘与基板（一般是引线框架或PCB）的焊盘连接起来。 引线键合工艺要求键合焊区的凸点电极沿芯片四周边缘分布，引线的存在也需要塑封体提供保护，从而增加了体积，阻碍了芯片工作时热量的散发。随着器件小型化和复杂化，传统封装使用的引线键合工艺逐渐难以满足行业需求。 1.1 工艺流程 引线键合主要包括准备、键合和检测三个阶段。准备工作就是将设备预热到合适温度，设置好各项工艺参数，同时装入键合用的金属丝（通常是金丝、铜丝或铝丝）。 1.2 键合（焊接）方式 引线键合主要有球形键合（Ball Bonding）和楔形键合（Wedge Bonding）两种方式，简称为球焊和楔焊。 1.3 键合机理 引线键合的键合机理主要有热压键合 (TCB, Thermo-Compression Bonding)、超声波键合(Ultrasonic Bonding)和热超声波键合(Thermo-sonic Bonding)三种方式。热压键合通过加热和压力使金属线与焊盘产生连接，工艺简单但温度较高；超声波键合利用超声振动产生的摩擦热和机械作用实现键合，可在室温下进行且对材料选择灵活；热超声波键合则同时使用温度、压力和超声波能量，具有更好的工艺适应性和键合强度，是目前应用最广泛的键合方式。 热压键合（TCB）仅从芯片侧对Bump升温加压，使其与基板实现物理连接。TCB典型的工艺温度范围在150ºC-300ºC之间，压力水平在10-200MPa之间。这种键合方式确保均匀粘合，没有间隙变化或倾斜，减少了基板翘曲问题（因为事先将喷涂了助焊剂的基板牢牢固定在真空板上且整体温度不高），可以允许I/O间距缩小到更小的尺寸（10µm 左右）。英特尔公司最早选择了基于基板(Substrate)的热压键合工艺以替代传统的回流焊, 由英特尔和ASMPT公司联合开发，并于2014年导入量产。 TCB 工艺还需要使用可去除铜氧化物的涂层助焊剂来降低键合互连故障。但当互连间距缩小到 10µm 以下时，助焊剂会变得更难清除，并会留下粘性残留物，这会导致互连发生微小变形，从而造成腐蚀和短路。所以，库力法索于2023年推出无助焊剂键合技术（Fluxless Bonding），在真空或惰性气体环境（如氮气或氩气）中运行，以防止键合过程中发生氧化。 02 倒装键合（Flip Chip Bonding） 倒装键合起源于20世纪60年代，由IBM率先研发出来，倒装芯片（Flip Chip）技术是一种将芯片正面朝下、通过凸点（bump）直接与基板连接的封装方式。不同于引线键合的周边布线，倒装芯片采用区域阵列式分布的连接方式，大大提高了互连密度，缩短了信号传输路径。倒装芯片技术也被称为倒装键合或覆晶接合。 2.1 工艺流程 倒装芯片的制作过程可以简单分为凸点制备、芯片组装和底部填充三个步骤。 与传统的引线键合技术相比，倒装芯片键合的优势有：① 通过再布线（RDL）实现面阵分布，单位面积内的I/O密度更高；② 互联通路变短，信号完整性、频率特性更好；③ 倒装芯片没有塑封体，芯片背面可用散热片等进行有效的冷却，散热能力提高。 基础的倒装芯片常采用回流焊作为键合方案（回流温度的峰值一般控制在240ºC到260ºC），一个回流焊炉同时可以容纳很多加工产品，所以整体的吞吐量还是非常高的。但是由于整个芯片封装都放入回流炉中，芯片、基板、焊球以不同的速率膨胀，从而发生翘曲导致芯片不能很好的被粘合，而且熔融焊料会扩散到其指定区域之外，相邻焊盘之间出现不必要的电连接造成短路，芯片良率降低。 （常见的回流焊芯片键合流程） （常见的回流焊温度控制） 03 载带自动键合（TAB,Tape Automated Bonding） 载带自动键合（TAB）是一种将芯片组装到柔性载带上的芯片封装键合技术。载带既作为芯片的支撑体，又作为芯片与外围电路连接的引线。TAB技术也称为载带自动焊、卷带式自动接合。 3.1 工艺流程 TAB技术的工艺流程主要包括载带制作、芯片键合和封装保护三个阶段。 首先是载带的制作，通过将铜箔贴合在聚酰亚胺胶带上，经过光刻和蚀刻形成精细的导电图形，并制作定位孔和引线窗口；然后进入内引线键合（ILB，Inner Lead Bonding）阶段，将预先形成焊点的芯片精确定位后，采用热压或热超声方式同时将所有内引线与芯片焊盘连接；接着进行外引线键合（OLB，Outer Lead Bonding），将TAB件与基板或PCB对准，通常采用热压方式实现批量键合；最后在芯片区域进行点胶或模塑保护，固化形成保护层以提升可靠性。 在TAB技术中，如果不做外引线键合，只进行芯片与载带之间的内引线连接，这种应用被称为TCP（Tape Carrier Package）或COF（Chip On Film）技术，常用于显示面板驱动芯片的封装。 TCP/COF封装 引线键合与TAB的结构类似，区别在于引线键合中芯片的载体是引线框架或者PCB基板，TAB用的是柔性载带；引线键合使用金属线连接，TAB使用铜箔；在芯片端引线键合是将金属线直接焊接到芯片焊盘上，TAB是先做焊点再连接铜箔；引线键合是使用单根金属丝逐一连接，而TAB使用预制载带一次性连接。 TAB技术优点在于适合高密度、细间距的封装要求，可实现批量自动化生产，具有优异的电气性能（导体短、电感小）和散热性能，特别适合LCD驱动器等高密度引线连接场合。 TAB技术的主要缺点是前期投资大（需要定制化光刻掩模和专用设备）、工艺要求高（对准精度要求严格）、受材料热膨胀系数失配影响较大导致可靠性风险、且维修困难，同时由于定制化程度高导致灵活性较差，因此主要应用在大批量生产的特定产品上。 04 混合键合（Hybrid Bonding） 倒装键合和热压键合都使用某种带焊料的凸块作为硅与封装基板之间的互连，但Bump间距受到物理上的限制，无法满足3D内存堆栈和异构集成需要极高的互连密度，因此混合键技术被开发出来。 混合键合是一种新型的三维集成封装技术，通过同时实现金属键合（Cu-Cu）和介质键合（氧化物-氧化物），在晶圆或芯片级别直接进行物理和电气连接。通俗来说就是可以将两片晶圆（Wafer）直接连接起来，也可以把晶粒（Die）直接封装到晶圆上。这种技术无需传统的铜柱或锡球等Bump结构，可实现实现超细互连间距（<1μm）的连接，互连密度极高。且键合界面平整度好，可实现更薄的晶圆堆叠，有利于3D集成。目前，HBM3普遍使用热压键合技术，韩系大厂预计从HBM4开始导入混合键合。 典型的Cu/SiO2 混合键合主要包括三个关键工艺步骤。 （1）键合前预处理：晶圆需经过化学机械抛光/ 平坦化（CMP）和表面活化及清洗处理，实现平整洁净且亲水性表面； （2）两片晶圆预对准键合：两片晶圆键合前进行预对准，并在室温下紧密贴合后介质SiO2 上的悬挂键在晶圆间实现桥连，形成SiO2 -SiO2 间的熔融键合，此时，金属Cu 触点间存在物理接触或凹陷缝隙（dishing），未实现完全的金属间键合； （3）键合后热退火处理：通过后续热退火处理促进了晶圆间介质SiO2 反应和金属Cu 的互扩散从而形成永久键合。 ◎ 优点: ①更高的 I/O 密度：与微凸块技术相比，混合键合可实现单位面积内高 10,000 倍的互连密度，显著提高芯片之间的连接能力，以更低的功耗实现更快的信号传输。②同时具有良好的散热性能和机械强度，特别适合高性能计算和存储器等应用场景。③更低的电感、电容和电阻：混合键合互连尺寸减小，导致电感、电容和电阻降低。这可实现更快的信号传输、更低的功耗和更高的整体性能。④可扩展性：由于混合键合可以扩展到亚微米间距，因此可以实现更精细、更精确的互连。研究表明间距为 0.4 微米，未来间距甚至可能更小。⑤简化制造工艺：与微凸块方法相比，在高带宽内存中切换到混合键合互连需要更少的工艺步骤，从而节省成本并提高效率。该工艺涉及约 11 个步骤，从而实现更精简和高效的生产。⑥系统架构师的灵活性：混合键合为系统架构师在设计芯片和系统时提供了更大的创作自由，促进了异构组件的集成，并实现了在芯片上构建系统。这种灵活性允许根据特定要求定制和优化系统。 ◎ 缺点:该技术对表面清洁度和平整度要求极高，需要精密的CMP工艺和严格的表面处理；对制程环境的洁净度和温湿度控制要求严格；键合过程中的对准精度要求高，设备投资成本大；工艺窗口较窄，良率控制难度大；对wafer翘曲要求严格，并且返工难度大；此外，由于是新兴技术，产业链配套还不够完善，工艺标准化程度需要进一步提高，可靠性数据积累还需时间验证。 05 总结 引线键合是最传统和应用最广泛的技术，通过金属丝逐点连接实现芯片与基板的互连，工艺成熟可靠但效率较低。 倒装芯片技术通过凸点阵列实现芯片与基板的连接，具有更高的I/O密度和更好的电气性能，已成为高性能封装的主流。 载带自动键合技术采用载带预制导线，可实现批量自动化生产，主要应用于LCD驱动器等特定领域。 混合键合则是最新发展的技术，通过金属和介质的直接键合实现超细间距互连，无需传统的凸点结构，在3D IC封装领域具有重要应用前景。
晶圆级封装(WLP)技术正在流行，它可将封装尺寸减小至IC芯片大小，并以晶片形式成批加工制作，以降低封装成本，提高电路的可靠性。晶圆级封装成本还会随芯片尺寸的减小而下降。晶圆级封装工艺是通过在芯片电路层上再次布线来实现焊点的重新分布。在重新分布的焊点上生长焊料凸点，以此实现与外围电路的互连，然后经过切割，制成倒装芯片的样式。WLP取代了高密度的引线键合，实现了真正意义上的芯片尺寸封装。 射频前端（RFFE，Radio Frequency Front-End）模组国内外手机终端中广泛应用。它将功率放大器（PA，Power Amplifier）、开关（Switch）、低噪声放大器LNA（Low Noise Amplifier）、滤波器（Filter）、无源器件等集成为一个模组，从而提高性能，并减小封装体积。然而，受限于国外专利以及设计水平等因素，国产滤波器的份额相当低。在模块集成化的趋势下，国内射频巨头在布局和生产滤波器。声学滤波器可分为声表面滤波器和体声波滤波器，其中声表面滤波器可根据适用的频率细分为SAW、TC-SAW和IHP-SAW。体声波滤波器适用于较高的频段，可细分为BAW、FBAR、XBAR等。无论是SAW（Surface Acoustic Wave filter）还是BAW（Bulk Acoustic Wave Filter），均是在晶圆级封测后以倒装芯片的工艺贴装在模组上。在晶圆级封装工艺中，Bump制造是相当重要的一道工序，因此本文将浅谈滤波器晶圆级封装（Wafer Level package）中Bump制造的关键点。 凸块制造技术（Bumping）是在芯片上制作凸块，通过在芯片表面制作金属凸块提供芯片电气互连的“点”接口，广泛应用于 FC、WLP、CSP、3D 等先进封装。 凸块是定向生长于芯片表面，与芯片焊盘直接相连或间接相连的具有金属导电特性的凸起物。凸块工艺介于产业链前道集成电路制造和后道封装测试之间，是先进封装的核心技术之一。 凸块制造过程一般是基于定制的光掩模，通过真空溅镀、黄光、电镀、蚀刻等环节而成，该技术是晶圆制造环节的延伸，也是实施倒装（FC）封装工艺的基础及前提。相比以引线作为键合方式传统的封装，凸块代替了原有的引线，实现了"以点代线"的突破。该技术可允许芯片拥有更高的端口密度，缩短了信号传输路径，减少了信号延迟，具备了更优良的热传导性及可靠性。此外，将晶圆重布线技术（RDL）和凸块制造技术相结合，可对原来设计的集成电路线路接点位置(I/O Pad)进行优化和调整，使集成电路能适用于不同的封装形式，封装后芯片的电性能可以明显提高。 二、凸块制造技术演变及发展历史 凸块制造技术起源于 IBM 在 20 世纪 60 年代开发的 C4 工艺，即"可控坍塌芯片连接技术"(Controlled Collapse Chip Connection')，该技术使用金属共熔凸点将芯片直接焊在基片的焊盘上，焊点提供了与基片的电路和物理连接，该技术是集成电路凸块制造技术的雏形，也是实现倒装封装技术的基础，但是由于在当时这种封装方式成本极高，仅被用于高端 IC 的封装，因而限制了该技术的广泛使用。 (a) IBM 的首个具有 3 个端子晶体管的倒装芯片组件；(b) IBM 首个在陶瓷基板上的倒装芯片组件（3 个芯片） C4 工艺在后续演化过程中逐渐被优化，如采用在芯片底部添加树脂的方法，增强了封装的可靠性。这种创新使得低成本的有机基板得到了发展，促进了 FC 技术在集成电路以及消费品电子器件中以较低成本使用。此外，无铅材料得到了广泛的研究及应用，凸块制造的材料种类不断扩充。 在 20 丗纪 80 年代到 21 世纪初，集成电路产业由日本转移至韩国、中国台湾，集成电路细分领域的国际分工不断深化，凸块制造技术也逐渐由蒸镀工艺转变为溅镀与电镀相结合的凸块工艺，该工艺大幅缩小了凸块间距，提高了产品良率。 近年来，随着芯片集成度的提高，细节距（Fine Pitch）和极细节距（Ultra Fine Pitch）芯片的出现，促使凸块制造技术朝向高密度、微间距方向不断发展。 三、凸块制造的主要技术类别 凸块制造技术是诸多先进封装技术得以实现和进一步发展演化的基础，经过多年的发展，凸块制作的材质主要有金、铜、铜镍金、锡等，不同金属材质适用于不同芯片的封装，且不同凸块的特点、涉及的核心技术、上下游应用等方面差异较大，具体情况如下： 1.金凸块 金凸块，Gold Bumping，是一种利用金凸块接合替代引线键合实现芯片与 基板之间电气互联的制造技术，主要用于显示驱动芯片封装。金凸块制造技术主要用于显示驱动芯片的封装，少部分用干传感器、电子标签类产品。目前，LCD、AMOLED 等主流显示面板的驱动芯片都离不开金凸块制造工艺，后续可通过倒装工艺将芯片倒扣在玻璃基板（Glass）、柔性屏幕（Plastic）或卷带（Film）上，利用热压合或者透过导电胶材使凸块与线路上的引脚结合起来。 金凸块工艺流程 2.铜镍金凸块 铜镍金凸块，CuNiAu Bumping，是一种可优化 I/O 设计、大幅降低了导通电阻的凸块制造技术，凸块主要由铜、镍、金三种金属组成，可在较低成本下解决传统引线键合工艺的缺点。 在集成电路封测领域，铜镍金凸块属于新兴先进封装技术，近年来发展较为迅速，是对传统引线键合（Wire bonding）封装方式的优化方案。具体而言，铜镍金凸块可以通过大幅增加芯片表面凸块的面积，在不改变芯片内部原有线路结构的基础之上，对原有芯片进行重新布线（RDL），大大提高了引线键合的灵活性。此外，铜镍金凸块中铜的占比相对较高，因而具有天然的成本优势。 电子显微镜下的铜镍金凸块结构 由于电源管理芯片需要具备高可靠、高电流等特性，且常常需要在高温的环境下使用，而铜镍金凸块可以满足上述要求并大幅降低导通电阻，因此铜镍金凸块目前主要应用于电源管理类芯片。 铜镍金凸块工艺流程 3.铜柱凸块 铜柱凸块，Cu Pillar，是一种利用铜柱接合替代引线键合实现芯片与基板之间电气互联的制造技术。铜柱凸块技术是新一代芯片互连技术，后段适用于倒装（FC）的封装形式，应用十分广泛。 电子显微镜下的铜柱凸块结构 铜柱凸块技术是在覆晶封装芯片的表面制作焊接凸块，以代替传统的打线封 装，可以缩短连接电路的长度、减小芯片封装体积，使其具备较佳的导电、导热和抗电子迁移能力。 铜柱凸块制造主要步骤包括再钝化、真空溅镀、黄光、电镀、蚀刻等，具体工艺流程图如下： 铜柱凸块工艺流程 4.锡凸块 锡凸块Sn Bumping，是一种利用锡（Sn）接合替代引线键合实现芯片与基板之间电气互联的制造技术。锡凸块结构主要由铜焊盘（Cu Pad）和锡帽（SnAg Cap）构成（一般配合再钝化和 RDL 层），锡凸块一般是铜柱凸块尺寸的 3~5 倍，球体较大，可焊性更强（也可以通过电镀工艺，即电镀高锡柱并回流后形成大直径锡球），并可配合再钝化和重布线结构，主要用于 FC 制程。 电子显微镜下的锡凸块结构 锡凸块技术可以为电镀焊锡或植球焊锡，一般情况下，电镀焊锡尺寸可控制的更小。锡凸块多应用于晶圆级芯片尺寸封装，可以达到小尺寸封装，满足封装轻、薄、短、小的要求。 电镀焊锡凸块工艺流程 植球焊锡凸块工艺流程 当前业内常见的几种SAW filter Wafer Bumping工艺如下： 1、通过打线工艺在晶圆的UBM（Under Bump Metal）上植金球。 2、通过钢网印刷工艺在UBM上印刷锡膏，再经过回流焊成球。 3、先在晶圆的UBM上印刷助焊剂，将锡球放到UBM上，再经过回流焊完成植球。 本文重点介绍第二种工艺。通过对印刷锡膏方案的剖析发现，在Bumping工艺中Bump的高度和共面度（同一颗芯片上Bump高度最大值最小值之差，差值越低越好）是最重要的关键指标（如图1.1、图1.2）。下面从钢网的工艺和设计、锡膏的特性等方面进行分析。 钢网印刷 钢网印刷的目的是使锡膏材料通过特定的图案孔沉积到正确的位置上。首先，将锡膏放到钢网上，再用刮刀使其通过钢网开孔沉积到焊盘上。钢网与晶圆之间的距离（印刷间隙）、印刷角度、压力、速度和膏体的流变特性是确保锡膏印刷的关键参数。一旦钢网开孔被膏体填满，脱模后膏体留在每个焊盘上，沉积在焊盘上的体积取决于钢网的孔距和孔壁的质量、焊盘的表面特性和膏体的流变性能。 钢网的加工工艺与开孔设计 钢网孔壁质量、尺寸一致性、定位精度和钢网生产成本是钢网生产工艺的选择标准。考虑到带有Bump的滤波器是以倒装芯片的工艺应用在前端射频模组里，其特点是Bump的尺寸小（bump高度在50~100μm之间）、间距小、对Bump高度的一致性要求高（共面度在10μm以内）。为了满足以上要求，业内最常选用的是纳米涂层钢网和电铸钢网。 纳米涂层钢网的工艺是：在激光切割的基础上对钢网进行清洗，然后在钢网内壁进行打磨抛光以降低粗糙度，最后涂覆纳米涂层。纳米涂层使接触角显著增加，从而降低钢网材料的表面能，有利于锡膏脱模。 Source: Laser Job 电铸钢网的制作方法是：先在导电基板上用光刻技术制备模板，然后在阻胶膜周围进行直流电铸，最后从光刻胶孔上剥离。电铸钢网的质量和印刷性能取决于光刻胶的灵敏度、所用光刻工具的类型、导电基材的光学性能和电铸工艺。电铸钢网的开孔内壁非常光滑（如图3所示），其印刷脱模的表现也最好最稳定。 Source: Bon Mark 小结，纳米涂层钢网的印刷表现略逊于电铸钢网，其涂层在批量生产一段时间后可能会脱落，但是纳米涂层钢网的价格远低于电铸钢网；电铸钢网的侧壁非常光滑，其印刷表现最好，是超细间距应用的最佳选择，但电铸钢网的价格相当昂贵。钢网的选择取决于客户对产品特性和成本的综合考量。 开孔面积比 由于CTE不匹配会影响封装的可靠性，符合高度要求的Bump在这方面会起到积极的作用。这就要求钢网印刷过程可靠地沉积稳定的锡膏量，以产生坚固的互连。锡膏从钢网孔的释放是由锡膏在钢网孔侧壁和晶圆焊盘之间的相互作用决定的。据文献记载，为了从钢网印刷中获得良好的膏体释放效率，模板开孔面积比[开孔面积比=开口面积/孔壁面积] 应大于0.66。该比率限制了给定孔径大小的模板厚度，并要求使用更薄的模板来印刷更细的间距。随着钢网制作工艺的提升，钢网开孔的面积比可以适当降低，如下图4所示。 锡膏 锡膏是由焊粉和助焊剂均匀混合而成的膏体，其中锡球的形状、颗粒大小、尺寸分布、氧化程度以及助焊剂载体的流变性能和配方体系，都对锡膏的印刷和回流性能起着重要作用。细间距印刷用的焊粉一直是贺利氏电子的优势，因为Welco® technology（一种在油介质中分散熔融合金的制造技术）利用两种不同介质的表面张力存在差异的原理，用工艺配方控制粉末尺寸范围，摒弃了传统的网筛工序，避免了粉末颗粒因网筛而导致的形变（表面积变大）。再者，粉末在油介质中得到充分保护，减少了粉末表面的氧化。Welco®焊粉搭配贺利氏独特的助焊剂配方体系，使印刷锡膏的转化率能够得到保证。 当前市场上SAW/BAW滤波器的应用中常见的Bump高度为50-100μm，结合单个芯片的layout，即相邻bump的最小间距，以及相邻芯片的bump的最小间距，6号粉和7号粉锡膏是匹配的选择。粒径的定义是基于IPC的标准（如图6），即6号粉有80%的焊粉粒径分布在5-15μm的区间。 选择合适粒径的锡膏非常重要，助焊剂体系的选择也是非常关键。因为一些SAW 的IDT 位置是裸露的，焊锡膏或助焊剂的飞溅都有可能影响IDT 的信号和声波之间的转换。对此，贺利氏开发的AP5112和AP520系列产品在开发时均在飞溅方面做了深入的研究，从而尽可能避免飞溅问题。Bump 中空洞的表现也是非常重要的质量指标，尤其是在模组中经过多次回流焊之后。 案例分享 应用：SAW filter 6 inch 钽酸锂晶圆（印刷测试以铜板代替钽酸锂晶圆） Bump 高度=72±8μm；共面度<10μm 钢网开孔尺寸：130*140*50μm 锡膏：AP5112 SAC305 T6 印刷稳定性是影响bump高度一致性的关键因素。印刷窗口的定义通常受印刷设备的能力、钢网的加工工艺、产品设计等因素的影响，通常通过实验验证获得。如图7所示，6号粉锡膏的连续印刷表现优异，没有发现连锡和大小点的问题。Bump的高度数据能够更好地说明。 在回流焊过程中，已印刷在UBM区域的锡膏逐步熔化，助焊剂流至焊锡四周，而焊料熔化后回流到UBM上并在界面之间形成金属间化合物（Intermetallic layer），冷却后形成一定高度的Bump。Bump的平均高度非常靠近目标值，且标准差相对较小，如图8、图9所示。 Bump 高度的指标非常关键，Bump中的空洞也至关重要。在SAW filter上面的结果显示，贺利氏的6号粉和7号粉具有良好的表现，如图10所示。 晶圆级封装最终会以芯片级应用到系统封装，即以倒装芯片的工艺集成到模组里。在此过程中会经历多次回流焊工艺，那么回流焊之后bump内部的空洞会发生怎样的变化？对此，我们测试了3次回流焊之后bump内部空洞的变化，结果如图11所示。 贺利氏的6号和7号粉锡膏对应的Bump，在经过3次回流焊之后仍然能够保持在比较好的水平。 总结，本文简单阐述了晶圆级封装的关键技术点。贺利氏Welco焊粉和独有的助焊剂配方体系能够匹配SAW、BAW 等滤波器的晶圆封装需求。更深层次的技术细节，如Bump高度的设计和球高与锡膏量的关系，敬请期待下一篇文章。不论是晶圆级封装还是先进封装贺利氏都能提供成熟的解决方案。 BUMP植球切线操作详解
摘要： 铜基镀银引线框架作为半导体封装的主要材料之一，其铜面和镀银区易受空气影响造成化学腐蚀，随着时间的变长，此种化学腐蚀程度会不断增加。由于化学腐蚀过度会造成引线框架表面的可焊性降低，最终造成焊线脱落和封装后分层问题，故铜面和镀银区的表面状态对半导体的可靠性有重要影响。本文介绍了铜基镀银引线框架生产过程中不同电镀工艺和铜保护剂类型的差异性，提出了铜基镀银引线框架生产过程中抗化学腐蚀性实现的关键控制点，为引线框架产品可靠性的提升预防提供数据支持。 0 引言 在生产和使用过程中，如果对引线框架保护不当，其表面容易与氧气或硫化物发生化合反应形成组织疏松的变色层；由于该层过厚会降低其与封装树脂之间的结合强度，导致封装树脂和引线框架之间有纳米级的分层和开裂现象，最终出现可靠性问题[1-2]。为了减少分层风险，引线框架设计时会增加锁胶孔、圆形凹孔、半蚀刻区域和表面粗化等方式[3]。其中，铜面和镀银区的表面状态对半导体的可靠性有重要影响： （1）引线框架铜面变色的主要原因。其是由于铜与 氧 气 反 应 生 成 氧 化 铜 （CuO）和 氧 化 亚 铜（Cu2O），CuO 呈黑色，Cu2O 呈红色，这些氧化物会使基材铜进一步氧化[4]，使引线框架表面的金属氧化物结合力下降，从而影响树脂和氧化区的结合。相关数据显示，当塑料方型扁平式封装 LQFP64 的 1.4mm厚度的封装体氧化层厚度的增长到 42.5nm 时，封装体会发生分层和开裂的情况[5-6]，为了避免铜面氧化，通常会在引线框架表面浸润一层铜保护剂。 （2）引线框架镀银变色的主要原因。其是由于镀银层遇空气中的硫化物反应生成硫化银和氧化银。银对大气环 境 中 微 量 的 硫 化 氢（H2S）很 敏 感 ，H2S 浓度 为0.3μg/m3 时，足以引起银的硫化变色[7-8]。单质镀银层暴露于空气中与含硫、硫氧化物、卤化物等接触，易生成氯化银 （AgCl）、硫酸银 （Ag2SO4）、硫化银（Ag2S）等难溶物质，致使银层失去原先的光泽，逐渐变成浅黄色、黄褐色的薄膜，同时会导致导电、导热和焊接等性能降低[9-11]。 本文对镀银引线框架不同电镀工艺对镀银区品质、铜保护剂类型的影响研究，获得镀银引线框架抗化学腐蚀性的最优工艺和使用方案。 1 引线框架制程介绍 引线框架按成型工艺可以分为模具冲压法和化学刻蚀法[12]，典型的模具冲压法和化学刻蚀法的工艺流程如图 1 所示。 另外，引线框架电镀生产流程如图 2 所示。其中，预备处理工序（Pre-Treatment）主要是对镀银前的基材表面进行清洁，确保镀银和基材表面的结合性，包括预镀铜工序（Cu Strike）和防置换工序（Anti-Immersion）。镀银工序（Ag Plating）主要使镀银层表面结晶均匀、具有高耐热性和低硬度，从而保证较高可焊性。后处理工序（Post-Treatment）主要对引线框架进行表面保护，包括抗氧化工序（Anti-Oxidant）和防银胶扩散工序（Anti-EBO）。 2 生产过程对引线框架抗化学腐蚀性的影响 2.1 镀银对引线框架抗化学腐蚀性的影响 2.1.1 喷镀和浸镀的差异 氰化银钾（KAg（CN）2）是电镀液的主盐成分，提供电沉积所需的离子[13]。由于环保要求和无氰镀银稳定性不理想，大部分工厂会选用低氰高速电镀的方式进行镀银，故目前仍以氰化体系占主导地位[14]。常见的引线框架镀银方式分为两种，一种是喷镀银，另一种是浸镀银，这两种工艺重要参数如表 1 所示，从中看出：喷镀工艺使用较高的镀银温度和电流密度，当电流在短时间内增加，而镀液配位能力较弱时，晶体快速成核与生长[15]，电流密度高，需配合较高的氰离子（CN-）浓度，才可以减少晶粒的过度生长；当电流密度降低时，镀银温度窗口减小。因此，镀银电流需符合引线框架电镀的电流密度和温度范围[16-17]。 图 3 是 A194 铜基镀银引线框架浸镀产品和喷镀产品镀银区的 50000 倍扫描电子显微镜（SEM）形貌图，可以看到：①喷镀银面致密性好，晶粒均匀且直径约 2um。②浸镀银面晶粒粗糙且直径约 8um，产生的镀银层晶界明显。应该看到，如果喷镀工艺在极短的时间内一次性完成，即速度在 3~4 秒 / 条，并且Ag+ 的浓度会较浸镀溶液高, 而 CN- 浓度也相对高，则此时的镀液配位能力较强，获得镀银的晶粒度更小。而且，电镀温度较高，镀银层组织更均匀[14]；如果浸镀工艺是以 6~7 秒/ 条的速度通过 4~6 个镀银缸体，则每个缸体中的杂质离子会在镀银区进行沉积，使镀银结构相对疏松且不平整。 我们选取六款 A194 铜基镀银引线框架，在含有相同硫化物浓度的环境下进行放置实验，使用光学显微镜观察引线框架镀银区化学腐蚀变色的情况。镀银层表面的规格按 GB/T 15878-2015《半导体集成电路小外形封装引线框架规范》要求，镀层表面应致密、平滑、色泽均匀呈镀层本色，不允许有起皮、起泡、沾污、斑点、水迹、异物、发花等缺陷。从表 2 可以看到，浸镀样品 D、E、F 样品在室温 48 小时放置后会发生变色现象，而喷镀样品 A、B、C 在室温 72小时放置后无变色现象。 同时，采用日本日立光谱仪（HITACHI Horiba）进行能量色散 X 射线（EDX）分析，获取镀银表面的元素差异，如图 4 所示：镀银区变色有 S 和 O 元素的存在，浸镀银区发生了硫化反应。 实验表明，浸镀工艺的产品镀银区抗化学腐蚀性较弱，而喷镀工艺的产品镀银区抗化学腐蚀性持久时间较长。其主要原因是喷镀工艺的镀银致密度较高，腐蚀性的元素不易与镀银组织反应形成化学腐蚀。另外，由于表面较为平整光滑，在镀银后制程中容易清洗，镀银区含有的杂质较少，无法轻易进行腐蚀原电池反应而导致化学腐蚀。 2.1.2 镀银厚度的影响 我们 选 取 UHE2312152、UHE2311272和UHE2308242 的不同镀银厚度的 A194 铜基镀银引线框架产品，放置在含有硫化物的同一固定环境中，采用 HITACHI Horiba 进行 EDX 分析镀银变色层表面硫含量分析，获得不同厚度与硫含量的关系，如表3 所示。 实验表明：这三款不同镀银厚度的镀层在 48 小时后都有变色现象，硫元素含量和镀银厚度无线性关系。相同镀银工艺的产品，不同镀银厚度对引线框架的抗化学腐蚀性能影响不显著。 2.2 铜保护剂对引线框架抗化学腐蚀性的影响 从“前线分子轨道理论”分析有电子得失的氧化- 还原反应，本质上是还原剂分子最高占有轨道（HOMO）与氧化剂分子的最低空轨道（LUMO）因能级（E）差较大产生电子转移发生氧化 - 还原反应[18]。且铜保护剂大多是有机物，主要呈电负性。目前，第一代铜保护剂为有机硫化合物或氮烯化合物，如图5（a）所示，有机硫化合物被同时吸附在银和铜表面，而氮烯化合物只吸附在铜表面，因此硫系的保护剂较普遍应用在框架镀银上；第二代保护剂是含硫无机物保护剂，如图 5（b）所示，无机保护剂不但具有良好的有机膜防变色效果，同时适用于高热冲击的应用（300℃左右）。图 5 显示了以有机物铜保护剂为例的作用机理。从中看出：①其是以碳链为载体，铜保护的官能团 R1、R2 作为抗氧化功能实现的基团，通过碳链和引线框架表面络合，以达到改变其电荷分布和状态的目的，可使金属表面的能量更平稳，腐蚀速率放缓[19]。②官能团的有机链的组合形式不同，其抗氧化能力也不同。 2.2.1 铜保护的成分差异 传统的防变色处理为六价铬酸盐钝化和苯并三氮唑（BTA）钝化两种。其中，六价铬酸盐因其有强氧化性在铜表面形成钝化层, 铜钝化后电极电位向正方向移动，改变了铜表面的双电层结构，从而使电极电位发生了相应的变化，降低金属表面的氧化速度。另外，有机铜保护剂通常为含氮和含硫的杂环化合物，如苯并三氮唑 （BTA）、和 2- 巯基苯并噻唑（MBT）等，可以在氧化亚铜表面形成致密的 Cu（I）配合物膜，即 BTA-Cu 络合物膜。Cu（I）容易与含硫的缓蚀剂形成稳定的配位键，能承受 200℃以上的热振动[20]。 我们选取不同类型铜保护剂对 A194 铜基引线框架进行烘烤及铜剥离测试，按 GB/T 15878-2015《半导体集成电路小外形封装引线框架规范》要求执行。A、B、C 三款产品在 230℃烘烤 10 分钟后铜剥离测试全部通过，药水 A 和 B 为有机物铜保护剂，而药水 C 添加了巯基有机物。如表 4 所示，A、B、C 三款产品在 200℃烤箱烘烤2min 后，铜保护药水 A和 B 处理的引线框架变色；而药水 C 处理的引线框架未变色，其原因为药水 C 处理过的引线框架具有最好的耐热性。 实验表明，高温型铜保护剂分子中的硫对铜的配位能力更强，它可以明显提高铜保护效果，铜保护剂会在引线框架表面形成巯基（-SH）型保护膜，吸附铜面，以对抗高温高湿环境下引线框架的氧化。 2.2.2 铜保护剂中有无银离子 当铜保护剂中加入适量银盐后，银离子会与铜表面发生置换反应，在铜面形成极薄银层，起到保护铜层和阻止铜层跃迁的作用，如图 6 所示。以 N磺胺噻唑硫代乙醇酸（STG）铜保护剂为例，起保护作用的主要原因是在镀银表面形成了（Ag+ 与 N- 磺胺噻唑硫代乙醇酸的配合物）STG-Ag 等类似的多位点配位配合物，其 N 原子和巯基均可与 Ag+ 配位形成致密的表面配合物膜，有效抑制腐蚀介质与表面的反应，表面膜的良好导电性可归因于多维共轭效应[21]。当铜保护剂成膜后电荷传递电阻大幅度增大，腐蚀介质与银电极发生氧化还原反应的电荷转移阻力增大，银发生的腐蚀难度提高[22]。 本文通过选用浓度为 5ml/L 和20ml/L 的铜保护剂浸润 A194 铜基镀银引线框架后，进行无银离子活化剂和添加银离子活化剂的前后不同温度下的烘烤试验，结果如表 5 所示。当铜保护浓度为 5ml/L时，添加银离子活化剂会提升铜保护效果；当铜保护浓度为 20ml/L 时，添加银离子活化剂与否不影响效果。通常情况下，铜保护过程中银离子活化剂的添加量在 2.7~4.2g/L 之间，在不产生锡渣的前提下，可以确保镀银引线框架的抗氧化性。 实验表明，当铜保护剂浓度较低时，添加银离子活化剂可以提升引线框架抗化学腐蚀性能；而当铜保护剂达到较高浓度时，无论是否添加银离子活化剂，都可以保证引线框架抗化学腐蚀性能。 3 结论 本文通过对引线框架的生产工艺展开研究，阐述了引线框架表面发生变色的影响因子、机理和引线框架表面保护措施。文章结合充分的实验数据及相关文献，从不同种类的镀银工艺和铜保护剂两大方面探讨铜基镀银引线框架抗化学腐蚀性能的影响。主要得到以下结论： （1）浸镀工艺与喷镀工艺对引线框架抗化学腐蚀性能的影响 喷镀工艺由于银离子浓度较大、镀银温度高且镀银时间短，可以获得晶粒细小均匀而致密且平整无杂质的镀银层，使外界污染物与引线框架镀银面的接触面积减小，在后处理工艺或使用环节中不容易残留污染而形成化学腐蚀，从而有效提高引线框架的抗化学腐蚀性能。相同镀银工艺不同镀银厚度对引线框架的抗化学腐蚀性能影响不显著。 （2）铜保护剂类型对引线框架抗化学腐蚀性能的影响 铜保护剂中添加银离子可以提升铜基引线框架抗化学腐蚀性能，铜保护剂中添加巯基有机物对铜保护的抗高温分解性能影响显著，从而提升引线框架的抗化学腐蚀性能。
IGBT，全称绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor），是一个结合了MOSFET（金属氧化物半导体场效应晶体管）和BJT（双极型晶体管）特点的复合器件。
CMOS是常用电子器件，对于CMO，我们应当具备一定的了解。往期CMOS相关文章中，小编对CMOS电路故障等知识有所阐述。为增进大家对CMOS的认识，本文将对CMOS、CMOS和BIOS的联系和区别予以介绍。如果你对CMOS具有兴趣，...
各位大拿，给品评下DeepSeek给出的答案怎么样！ 提问DeepSeek： 尽可能详细介绍芯片制造的大马士革工艺 DeepSeek思考： 嗯，用户让我尽可能详细地介绍芯片制造中的大马士革工艺。首先，我需要回顾一下之前的知识，大马士革工艺主要用于金属互连，特别是铜互连，对吧？不过现在得仔细看看用户提供的搜索结果，确保信息准确且最新。 首先看网页1，提到铜大马士革工艺成为主要互连工艺，因为集成电路尺寸缩小，铜的电阻率更低，替代了铝。还有单大马和双大马的区别，双大马步骤更少，成本低。中微公司在刻蚀设备上的进展，特别是在28纳米及以下的一体化刻蚀工艺。这些信息很重要，需要整合到历史背景和制造流程中。 网页2解释了为什么大马士革工艺替代铝制程，铜的优点：电阻率低，电迁移抗性好，制造工艺优势。这里需要强调铜相对于铝的优势，以及大马士革工艺如何解决铜刻蚀的问题，比如介质层刻蚀和CMP的应用。 网页3内容不可用，可能跳过。网页4提到大马士革铜的历史背景，现代应用中的超微细结构、抗氧化性、热稳定性，以及制造流程中的材料准备、光刻、刻蚀、CMP等步骤。还有市场前景，比如5G、AI的应用，这些可以作为应用部分的补充。 网页5详细描述了大马士革工艺的步骤，特别是双大马士革的三种类型：先通孔、先沟槽、自对准。还提到阻挡层的作用，防止铜扩散。这点在制造流程中需要详细说明。 网页6讨论了半大马士革工艺在1.5nm节点的应用，涉及后段器件集成和新的掩膜版技术，还有高深宽比金属线和空气间隙的挑战。这部分可能属于工艺挑战或前沿发展，可以放在技术难题或最新进展中。 网页7对比了单双大马士革工艺，指出单大马用于第一层金属，双大马用于其他层，并解释了先通孔和先沟槽的不同应用节点。还有工艺流程的步骤，比如介质层刻蚀、阻挡层沉积、铜填充、CMP等，需要整合到制造步骤中。 网页8提到华进半导体的专利，关于聚合物介质层的CMP处理，这可能属于工艺中的挑战，比如不同介质层的处理，以及如何优化平坦化。 网页9是专家约稿，详细讨论大马士革工艺的发展现状，包括Low-k材料的使用，双大马士革的流程，以及工艺中的难题如低电阻通孔和电迁移失效。还提到了一体化刻蚀方法（AIO）的优势，这部分可以作为工艺流程中的创新点。 网页10提到刻蚀工艺中的大马士革和极高深宽比刻蚀，在逻辑器件中的应用，特别是28纳米以下的一体化刻蚀工艺。这需要结合到制造步骤中的刻蚀部分，说明其技术难度和重要性。 现在需要将这些信息结构化，分成历史背景、核心原理、制造流程、技术优势、挑战与解决方案、前沿发展等部分。同时注意引用对应的网页编号，比如在提到铜替代铝的原因时引用网页2和网页5，在双大马士革工艺时引用网页1、5、7、9等。 需要特别注意不同网页中的重复和互补信息，比如网页2和5都提到铜的低电阻率和电迁移抗性，网页7和9都讨论双大马士革的步骤。需要整合这些内容，避免重复，同时确保覆盖所有关键点，如阻挡层的作用、CMP的重要性、Low-k材料的使用等。 还要注意术语的一致性，比如双大马士革和Dual Damascene是同一概念。同时，在工艺流程部分需要详细描述步骤，包括介质层刻蚀、阻挡层和种子层沉积、铜电镀、CMP，以及单双大马士革的区别。 在技术挑战部分，要包括电迁移、通孔电阻、高深宽比刻蚀、介质层缺陷等问题，以及相应的解决方案，如复合金属通孔、工艺参数优化、一体化刻蚀方法等。 最后，前沿发展部分可以提到1.5nm节点的半大马士革工艺、混合键合技术、空气间隙和高深宽比金属线，这些来自网页6、9、10的信息，展示大马士革工艺的未来方向。 确保每个部分都有相应的引用，比如在历史背景中引用网页1、5、7，在制造流程中引用多个网页的具体步骤，挑战部分引用网页6、8、9、10，前沿部分引用网页6、9、10等。 需要检查是否有遗漏的重要信息，例如网页4提到的抗氧化性和热稳定性，网页9的Low-k材料要求，这些在优势部分需要强调。同时，网页8提到的CMP处理聚合物介质层的专利，说明工艺中的具体挑战和解决方案。 现在将这些信息组织成一个结构清晰、内容详尽的回答，确保每个部分都有足够的细节和引用支持，并且语言流畅，符合用户要求的专业性和深度。 DeepSeek回答： 芯片制造中的大马士革工艺详解 大马士革工艺（Damascene Process）是半导体制造中用于金属互连的关键技术，尤其在铜互连技术中占据核心地位。其名称源于古代大马士革城镶嵌金属的工艺，通过“先刻蚀后填充”的方式实现高精度金属线路的制备。以下从多个维度详细解析这一工艺： 一、历史背景与技术演进 起源与替代铝制程 传统铝互连在0.18微米以下制程中暴露出电阻率高、电迁移易失效等问题。1997年IBM首次提出大马士革工艺，以铜替代铝，利用铜的低电阻率（1.68 μΩ·cm vs 铝的2.82 μΩ·cm）和更强的电迁移抗性，显著提升了芯片性能479。 关键突破：铜难以通过传统干法刻蚀（生成固态副产物），大马士革工艺通过刻蚀介质层并填充铜，避免了直接刻蚀金属的难题79。 技术发展 从单大马士革（仅刻蚀沟槽或通孔）到双大马士革（同时刻蚀沟槽和通孔），工艺复杂度降低约20%，成本更优。双大马士革成为主流，尤其在28纳米及以下节点中，一体化刻蚀技术（如中微公司的动态极板间距调节设备）进一步提升了精度和效率2912。 二、核心工艺原理与流程 基本步骤 介质层刻蚀：在Low-k介电材料（如多孔SiO₂、FSG）上刻蚀出通孔（垂直连接）和沟槽（水平布线）11。 阻挡层与种子层沉积：通过物理气相沉积（PVD）生成Ta/TaN等阻挡层（防止铜扩散）和铜种子层（促进电镀）1011。 铜电镀与填充：电镀铜填充凹槽，确保无空隙（高深宽比下需优化电镀参数）79。 化学机械平坦化（CMP）：去除多余铜和阻挡层，形成平整表面1011。 双大马士革的两种路径 先通孔后沟槽：适用于65纳米及以上节点，通孔尺寸更小，需高精度光刻胶9。 先沟槽后通孔：45纳米以下节点采用金属硬掩模一体化刻蚀（AIO），减少介质损伤并优化关键尺寸控制911。 三、技术优势 性能提升 低电阻与高频特性：铜的低电阻率减少信号延迟，提升芯片速度，尤其适用于5G、AI等高带宽场景46。 高可靠性与抗电迁移：铜的抗电迁移能力比铝高10倍以上，延长芯片寿命411。 工艺兼容性 高互连密度：支持亚微米线宽（4纳米以下），推动3D封装（如混合键合技术）发展11。 简化流程：无需复杂金属刻蚀，直接填充铜降低缺陷率79。 四、关键技术挑战与解决方案 通孔电阻与材料创新 复合金属通孔：IMEC提出钨-铜复合结构，在10纳米通孔中电阻降低50%，同时提升热稳定性11。 阻挡层优化：采用超薄TaN/Ta阻挡层减少电阻并增强附着力11。 电迁移失效 逆流迁移控制：通过优化沟槽/通孔深径比（如W1=HD/D1, W2=HT/D2）和种子层沉积方向，减少空洞形成11。 高深宽比刻蚀与填充 深宽比>40:1的挑战：在3D NAND等存储器件中，需精准控制等离子体刻蚀参数（如射频能量、气体流量）以避免侧壁缺陷12。 空气间隙技术：通过选择性刻蚀在紧密间距中形成空气层，降低寄生电容811。 Low-k材料缺陷 多孔介质处理：采用低介电常数材料（如SiOCH）时，需避免刻蚀过程中的侧壁弯曲和阶梯缺陷，优化光刻条件11。 五、前沿发展与未来趋势 1.5纳米节点创新 半大马士革工艺：结合自对准图形化与间隙填充技术，支持14-22纳米金属间距，提升后段集成密度8。 混合高度金属线：定制不同高度的金属线优化电阻电容性能，适用于电源线与信号线分离设计8。 封装领域扩展 混合键合（Hybrid Bonding）：利用大马士革铜线路的平整表面实现芯片直接键合，推动2.5D/3D封装发展11。 TSV转接板应用：通过铜电镀填充硅通孔，提升封装互连密度10。 国产替代进展 设备与材料突破：中微公司开发的一体化刻蚀设备已用于28纳米以下逻辑器件，国产CMP技术（如华进半导体专利）在聚合物介质层处理中取得进展21012。 六、总结 大马士革工艺是芯片制造中铜互连的核心技术，其通过介质刻蚀与铜填充的结合，解决了微缩化制程中的电阻、可靠性和集成密度难题。随着先进节点向1.5纳米迈进，工艺创新（如半大马士革、混合键合）和设备国产化将成为突破关键。未来，该技术不仅推动逻辑和存储芯片的性能提升，还将加速先进封装与异构集成的发展2811。
张霞 刘宏波 顾文 周细应 于治水 （上海工程技术大学 材料工程学院） 摘要： 文章以光刻原理为引子，介绍光刻设备的系统结构，解读光刻机行业的发展概况，重点介绍光刻机装备国产化的发展之路，最后，文章提出中国半导体装备业国产化的顶层设计框架。 光刻机，被誉为人类20世纪的发明奇迹之一，是集成电路产业皇冠上的明珠，研发的技术门槛和资金门槛非常高。 光刻机是一种夸张类型的单反相机，将该层次光掩膜版上的事实图形缩小几百万倍，并实际制造出来。最核心的是镜头，这个不是一般的镜头，可以达到高2 m、直径1 m，甚至更大。光刻机是集成电路制造中最庞大、最精密复杂、难度最大、价格最昂贵的设备。光刻机就是将光掩膜版上的设计好的集成电路图形（宏观）通过光线的曝光印制到硅衬底的光感材料（微观）上，实现图形转移。 这一系列的光刻工艺过程在芯片生产过程中需要重复25次左右。整个流程决定了半导体线路纳米级的加工精度，对于功率以及光源的要求也十分复杂，对光刻机的技术要求十分苛刻，对误差和稳定性的要求极高，相关部件需要集成材料、光学、机电等领域最尖端的技术。因而光刻机的分辨率、精度也成为其性能的评价指数，直接影响到芯片的工艺精度以及芯片功耗、性能水平[1]。 1 光刻原理 光刻（lithography）设备是一种投影曝光系统，由紫外光源、光学镜片、对准系统等部件组装而成。在半导体制作过程中，光刻设备会投射光束，穿过印着图案的光掩膜版及光学镜片，将线路图曝光在带有光感涂层的硅晶圆上，如图1所示。通过蚀刻曝光或未受曝光的部份来形成沟槽，然后再进行沉积、蚀刻、掺杂，架构出不同材质的线路[2]。此工艺过程被一再重复，将数十亿计的MOSFET或其他晶体管建构在硅晶圆上，形成一般所称的集成电路。 半导体制程越先进，光刻设备便需要越精密复杂，包括高频率的激光光源、光掩模的对位精度、设备稳定度等，集合了许多领域的最尖端技术。图2是一张ASML的双工作台Twinscan光刻机介绍，各模块的作用如图2所示。 激光器（Laser）：也就是光源的发源地，光刻机核心设备之一。 束流输送（Beam Delivery）：设置光束为圆型、环型等不同形状，不同的光。 束状态有不同的光学特性。矫正光束入射方向，让激光束尽量平行。 物镜（Projection Lens）：物镜用来补偿光学误差，并将线路图等比例缩小。 操作控制单元（Operate Control Unit）：操作控制设备的运行控制电脑面板。 光源（Illuminator）：是光刻的利刃。光源的要求：有适当的波长（波长越短，曝光的特征尺寸就越小），同时有足够的能量，并且均匀地分布在曝光区。紫外光源的高压弧光灯（高压汞灯）的g线（436 nm）或i线（365 nm）；准分子激光（Excimer laser）光源，比如KrF（248 nm）、ArF（193 nm）和 F2（157 nm）。 硅片传输系统（Wafer Transport System，WTS）：用硅晶制成的圆片。硅片有多种尺寸，圆片尺寸越大，产率越高。曝光的特征尺寸越小，产率越高。 扫描刻线阶段（Scanning Reticle Stage）：整个扫描曝光过程中由于硅片台存在急剧的加速阶段及减速阶段，且加速度和减速度a大小一般会达到1~4 g（g代表重力加速度），因此会对步进扫描光刻机造成扰动。由于硅片台和掩模台的运动精度、同步精度等要求，必须对步进扫描光刻机受到的扰动进行有效抑制和补偿，以提高硅片上形成图形的精度。 扫描硅片阶段（Scanning Wafer Stage，SWS）：硅片是圆的，需要在硅片上剪一个缺口来确认硅片的坐标系，根据缺口的形状不同分为两种，分别叫flat，notch。 隔震器（Airmounts）：将工作台与外部环境隔离，保持水平，减少外界振动干扰，并维持稳定的温度、压力。 2 全球光刻机发展概况 目前业界有5家公司，分别是荷兰的ASM L、日本的Nikon、日本的canon、美国的ultratech以及我国的SMEE。 阿斯 麦（Ad v a n c e d S e m i c o n d u c t o r M a t e r i a l s Lithography，ASML）1971年脱胎于飞利浦光刻设备研发小组，1973年成功推出新型光刻设备。早期的发展惨溃，几乎陷入破产境界。一是因为技术落后，飞利浦公司先前研发的技术在漫长的等待中已经过时，远不能满足客户要求；二是市场已经饱和，竞争非常激烈，强手如林，日本的Nikon，Canon，Hitachi，美国的GCA，SVG，Ultratch，ASET，Perkin-Elmer，Eaton，民主德国的Zeiss等相继推出了自己的光刻机产品；三是资金严重匮乏。 但是ASML杀出重围，并成长为光刻机领域的绝对龙头，全球市占率达到近70%，垄断高端EUV（深紫外）光刻机市场。观其成长之路，可谓一段产业传奇。1995年上市，充裕的资金让公司发展提速；2000年推出Twinscan双工件台光刻机（见图2），一举奠定霸主地位；进入EUV时代，得到大客户支持，更是一骑绝尘。可以说ASML的龙头之路既与产业大环境密切相关，也是其自身重视研发，对研究创新始终采取开放态度的必然结果。 随着芯片尺寸不断缩小，EUV设备未形成行业刚需，目前全球一线的逻辑晶圆与存储晶圆厂商，均采购ASML的Twinscan机型，其中英特尔、三星、台积电三大巨头，纷纷入股ASML，以谋求其高端光刻设备共同开发与优先采购权。 ASML的研究团队与供应商及全球顶尖的科研机构、大学建立广泛的合作，采用开放式创新模式，大家在利己最擅长的尖端技术领域进行创新，分享专利成果和研发风险，合作伙伴也可以将这些技术用于其他领域。并且鼓励供应商在制造过程中提出改进意见，具有极高的效率和灵活性。 3 光刻机装备国产化的发展之路 我国光刻机设备的研制起步也不晚。从20世纪70年代开始就先后有清华大学精密仪器系、中科学院光电技术研究所、中电科45所投入研制。 2002年国家在上海组建上海微电子装备有限公司承担“十五”光刻机攻关项目时，中电科45所将从事分步投影光刻机研发任务的团队整体迁至上海参与其中。目前，我国从事集成电路前道制造用光刻机的生产厂商只有上海微电子装备（集团）股份有限公司（SMEE）和中国电科（CETC）旗下的电科装备。 上海微电子装备（集团）股份有限公司（SMEE）是国内技术最领先的光刻机研制生产单位，目前已量产的光刻机有3款（见表1），其中性能最好的是90 nm光刻机。2016年国内首台前道i线扫描光刻机交付用户。2017年4月公司承担的国家02重大科技专项任务“浸没光刻机关键技术预研项目”通过了国家正式验收；2017年10月公司承担的02重大科技专项“90 nm光刻机样机研制”任务通过了02专项实施管理办公室组织的专家组现场测试。 CE T C 的装 备光 刻 机 是 依 托 原 来 中电 科 45所的技术，45所从“六五”开始 一直 从事光 刻 机的研 制 开发 工作，先 后完 成 我 国“六 五”“八 五”“九 五”期 间的1.5μm，0.8 μm，0.5 μm光刻机的研制任务。2002年分步投影光刻机研发团队迁至上海后，目前公司主要研制生产用于100/150 mm中小规模集成电路、二极管、三极管、电力电子器件、MEMS和其他半导体器件制造工艺的单/双面接触接近式光刻机产品（见表2）。 4 结语 SMEE的光刻机、电科装备的化学机械抛光（Chemical Mechanical Polishing，CMP）设备、北方华创的刻蚀机和CVD、盛美的清洗设备、中微的刻蚀机等都是非常有竞争力的，很多产品已经走出国门，或者与国外装备同步验证[3]。客观地讲，这些都是最近几年中国半导体装备产业的亮点。当然这些成绩也只是国产装备的初步发展，要真正做到国产高端装备全面进入市场还有很长的路要走。 第一，装备与工艺的结合问题，一直是制约国产装备进入大生产线的主要瓶颈之一。国际半导体装备厂商，特别是关键的、与工艺密切相关的前道设备厂商在工艺研发上投入巨大，一般都建有相应的工艺研发生产线。而目前国内半导体装备厂商还没有建立自己的工艺研发生产线。工艺固化到装备中，我们还有不小的距离。 第二，坚持自主研发，从零部件入手，掌控核心技术。国家重大专项对半导体设备与工艺的重视，对国产装备业来说是莫大的发展机会。我国不仅要支持关键装备的研发生产，也要支持相关重要零部件厂商。 第三，协同创新，成果共享。目前半导体装备越来越复杂，一家公司独自承担所有零部件的开发确实不易。我们应该利用整个国家、甚至于全球的资源来共同完成。发展装备业，要采取产业链、创新链、金融链有效协同的新模式，专项与重点区域产业发展规划协同布局，主动引导地方和社会的产业投资跟进支持，有效推动专项成果产业化，扶植企业做大做强，形成产业规模，提高整体产业实力。 希望有更多的社会资本能投入中国半导体装备业中，半导体装备的国产化远比芯片国产化有意义。
从用于 MEMS 的大型 TSV 到用于背面电力输送的纳米 TSV，这些互连的经济高效的工艺流程对于使 2.5D 和 3D 封装更加可行至关重要。 硅通孔 (TSV) 可缩短互连长度，从而降低芯片功耗和延迟，以更快地将信号从一个设备传输到另一个设备或在一个设备内传输。先进的封装技术可在更薄、更小的模块中实现所有这些功能，适用于移动、AR/VR、生物医学和可穿戴设备市场。 TSV 最广为人知的用途或许是在高带宽内存中，与 DDR5 内存相比，DRAM 芯片堆叠越来越高，能够以更小的体积和更低的功耗更快地传输数据。TSV 最初用于 CMOS 图像传感器，但它们也支持与微机电系统 (MEMS)、RF 系统和新兴的逻辑器件背面电源方法的逻辑集成，该方法通过薄硅基板将电源连接到正面 CMOS 晶体管。TSV 的尺寸因应用而异，CMOS 图像传感器的 TSV 尺寸为几十到几百微米，硅中介层为几十微米，背面电源传输的 TSV 尺寸为 5nm 以下。 图 1：TSV 的尺寸范围从 µm 到 nm 直径，深度范围也很广。来源：imec 尽管 TSV 的制造已有数十年历史，但这些工艺流程的高成本限制了 TSV 在现有应用之外的广泛普及。随着通孔变得越来越窄、越来越深，制造成本也随之增加，因为更深的沟槽需要更长的时间来蚀刻，连续衬垫和阻挡金属更难沉积，而且必须更精确地控制镀铜以确保可靠的连接。因此，设备和材料供应商非常注重为各种应用生产一致、可靠的 TSV，同时降低成本。 一个关键的工艺考虑因素是 TSV 对周围区域施加的机械应力和热应力。通孔的纵横比（特征深度与直径之比）越大，制造工艺对周围硅片产生的拉伸应力就越大，这会影响载流子迁移率，进而影响晶体管的开关速度。这就是工程师们谈论所谓的“禁入区”的原因，禁入区是周围必须没有任何有源电路的区域。不幸的是，随着 I/O 数量的增加和 TSV 之间的间距越来越小，所需的禁入区不断缩小。在某种程度上，芯片布局正在从系统级优化 TSV 布局（系统级协同优化），以便更有效地利用宝贵的硅片空间。工程师们也在探索 TSV 邻近效应的原因，这有助于最大限度地缩小这个缓冲区的大小。 Ansys产品营销总监 Marc Swinnen 表示：“中介层由硅制成，而 TSV 则用铜填充，因此 TSV 和中介层之间存在不同的膨胀。这意味着 TSV 的分布将决定物体的弯曲程度。理想情况下，您希望将这些 TSV 分布在一个完美的网格中，以便应力均匀地分散到各处，但 TSV 的放置方式并非如此。它们的放置是为了实现连接，这意味着您拥有 TSV 集群，然后是一些空隙。因此，TSV 分布将导致各处应力不对称。” 为了测试紧密排列的 TSV 是否会产生影响长期可靠性的应力，索尼的 Masaki Haneda 及其同事最近测量了三晶圆堆叠中的 TSV 邻近效应，这些堆叠中的 TSV 间距为 6µm，铜-铜混合键合连接为 1µm。研究人员表示：“特别是要以更密集和更精细的间距布局 TSV，了解 TSV 邻近效应对于最大限度地减少器件放置的禁入区非常重要。”他们将硅阱电阻放置在靠近第二晶圆上的 TSV 处，因为电阻对硅 TSV 邻近效应很敏感。在这种情况下，在测试了 TSV 中氧化物的应力诱导空洞和时间相关电介质击穿 (TDDB) 后，确保了高可靠性。 TSV 对可靠性问题的敏感性很大程度上归因于工艺问题。与体积小得多的 BEOL 铜互连类似物一样，TSV 制造所涉及的所有步骤都依赖于之前工艺的良好结果。“填充不良的 TSV，例如填充不足或填充有空隙的通孔，会导致产量损失，” Lam Research先进封装技术总监 CheePing Lee 表示。“填充不良是一个具有挑战性的问题，可以归因于多种因素，例如传入晶圆质量差（电镀前种子覆盖不连续），或电镀设备或化学问题。” TSV 的制作方法 电镀只是 TSV 工艺中的一个步骤。制造 TSV 总共需要五个工艺步骤。首先，通过光刻图案化定义沟槽特征，然后进行反应离子蚀刻 (RIE) 步骤，在硅基板上创建各向异性（大多为单向）沟槽。接下来，沿侧壁沉积一层薄 SiO2衬垫，防止硅受到铜污染。然后，使用 PVD、长距离 PVD 或可能的原子层沉积 (ALD) 沿通孔侧面和底部共形沉积 TaN 或 TiN 等阻挡金属。然后，使用电化学沉积 (ECD)（也称为电镀）将铜完全填充间隙。最后，使用化学机械平坦化 (CMP) 将顶部的铜覆盖层抛光掉。 值得注意的是，根据具体应用，TSV 中可以使用除铜以外的其他导体。多晶硅填充通常用于 MEMS，而钨填充可用于标准单元的背面电力传输连接。 硅的反应离子蚀刻 (RIE) 遵循 Bosch 方法，其中蚀刻（使用 SF 6气体）在多个重复循环中快速切换到钝化（C4F8）。蚀刻和沉积之间的这种切换会沿沟槽产生扇贝状轮廓。必须完全优化 RIE 工艺以创建光滑的通孔，从而实现所需的金属台阶覆盖率和低总电阻。沉积和蚀刻之间的更快切换可以加快该过程。 衬垫氧化物通常使用等离子增强 CVD 沉积。此外，整个 TSV 构建过程中都使用湿式清洁步骤，以确保在下一个工艺步骤之前清除所有工艺残留物和颗粒。 重要的是，TSV 流程可以在制造任何有源器件之前插入，这称为先通孔处理。中间通孔涉及在前端器件存在之后（线路前端）但在形成接触和金属互连（线路后端）之前进行 TSV 处理。第三种可能性是后通孔，发生在部分或全部后端互连到位之后。 CMOS 图像传感器是首批使用 TSV 的应用之一，它们采用后通孔方法。使用晶圆对晶圆混合键合将各个晶圆连接在一起后，TSV 流程在晶圆背面进行。先通孔 TSV 用于硅中介层，而中通孔或后通孔方法正在为新兴的 3D-IC 市场开发。 在任何 TSV 工艺步骤中都可能形成多种类型的缺陷，这些步骤包括光刻、深反应离子蚀刻 (DRIE)、氧化物衬垫沉积、阻挡金属沉积、铜种子、铜电化学沉积（电镀）和 CMP。电镀后，铜中的任何空隙都可能导致电阻升高、机械强度下降，甚至设备故障。需要注意的其他突出缺陷包括图案错位、沉积不均匀和填充不完整，这些缺陷可能会降低性能或成为长期可靠性风险。 随着 TSV 尺寸越来越小，薄阻挡层金属仍需要提供保形沉积，尽管批量生产中的低产量迄今为止使工艺流程中保留了更成熟的沉积工具，但 ALD 仍被视为一种替代方案。“原子层沉积是一种众所周知的技术，但挑战在于将 ALD 引入大批量环境，”Lam Research 客户支持业务集团和全球运营执行副总裁 Patrick Lord 在最近的一次演讲中表示。“随着尺寸不断缩小，接触点数量和接触电阻不断增加。ALD 工艺的改进使我们能够最大限度地增加导电材料的面积，以最大限度地降低电阻。挑战在于如何高效地完成这项工作。” 但并非每种应用都会将 TSV 工艺推向极限。以采用 TSV 的 8 层、12 层和 16 层 DRAM 堆栈为例，这些堆栈使用薄硅片两侧的微凸块进行连接。“对于 HBM，TSV 变得更小，但也更浅。纵横比保持在 10:1 左右，”Lee 说。“目前，重点是提高 TSV 形成设备的生产率，因为 TSV 制造成本高昂——例如，蚀刻速度更快，同时保持整个晶圆的通孔深度和轮廓均匀。” 电镀平台供应商寻求快速填充晶圆上的 TSV 沟槽，并实现晶圆与晶圆之间的一致性。此工艺优化需要工具制造商和材料供应商密切合作，开发在电镀槽中精确管理的专用 TSV 电镀化学品。电镀化学品包括可提高附着力并促进较小沟槽填充的整平剂。 TSV 流程的目标是持续创建低应力、无空隙的 TSV。TSV 技术可实现芯片间的高密度垂直互连，从而显著减小终端设备的三维尺寸。与长引线键合相比，较短的互连长度还可降低设备的功耗、提高数据传播速度并提高系统的可靠性。这就是 TSV 技术对 3D 技术的成功至关重要的原因。 TSV 流程还需要与后续焊料凸块、微凸块或混合键合互连紧密集成。机械和电气因素都会发挥作用。微凸块的关键参数包括 TSV/凸块/PCB 接口处的出色电阻率、一致的凸块高度（共面性）、无部分或完全损坏的凸块、凸块之间无短路等。 从整个系统的角度来看，行业需要时间才能从高端应用（例如与高带宽内存集成的 HPC 上的 SRAM）转向集成具有不同功能的多种设备（例如光子集成电路、逻辑和内存、射频和毫米波、电容器等）。封装级系统建模已经在进行中，这有助于构建有价值的原型，以帮助理解各种 3D 集成问题以及它们如何影响系统性能和可靠性。 Amkor公司负责芯片和倒装芯片 BGA 封装开发和集成的副总裁 Mike Kelly 表示：“封装组装中的虚拟制造使公司能够在创建物理原型之前评估设计变更对制造工艺的影响。这不仅加快了产品开发周期，而且还最大限度地降低了代价高昂的错误风险。” nSV 背面供电的出现是三大代工厂为 2nm 节点器件开发的一种新方法。通过在先进逻辑芯片中使用大约 15 层铜互连将电源与信号线隔离，背面配电可通过降低电压下降和 RC 延迟将功率损耗降低高达 30%。 背面供电至少有三种方法，每种方法的工艺复杂程度都在不断提高，但都具有更好的扩展性和性能优势。最激进的形式是在制造器件之前在鳍片之间创建纳米硅通孔（先通过）。最不激进的形式是将电源线向上铺设到已制造的器件上方（通过中间）。 “第一种方法是从正面到背面的 TSV 或接触。 因此，你可以想出不同的方法，但不可避免的是，你需要有 3D 空间来制作那个接触孔，”imec 高级研究员、研发副总裁兼 3D 系统集成项目总监 Eric Beyne 解释道。“它位于标准单元的 Vdd 和 Vss 边界处。这就是所谓的背面 TSV 的用武之地。” 这种金属触点可以从晶圆的正面创建，然后抛光硅片以露出触点。或者，该过程可以从晶圆的背面进行，并在正面进行抛光。“或者你可以采取中间步骤，就像我们展示的将纳米硅通孔置于埋入式电源轨上一样，”Beyne 说。 图 2：正面供电网络（左）至背面供电网络（中）至带有 nTSV 的 BSPDN。 来源：imec Imec 最近提出了不同的集成方案，Beyne 及其同事展示了 nTSV 先行和 nTSV 后行流程。这些工艺包括将硅片背面研磨至 5µm 厚度（最终为数百纳米）、晶圆间键合和光刻校正，以解决制造和键合热工艺造成的变形。最终的 nTSV 尺寸在 1µm 以下，深度为 5µm。 另一个问题是细间距金属层的电阻增加，这会增加 BEOL 中布线资源的使用，以低阻抗传输电力。这对 EDA 工具的布局布线效率造成了额外的限制。 结论 小芯片概念的出现和 3D 集成应用的不断增长引起了人们对硅通孔技术的极大关注。TSV 在硅中介层和三维 (3D) 异构集成方案中起着至关重要的作用。随着互连集成密度的不断提高，具有小临界尺寸 (CD) 和高纵横比 (AR) 的 TSV 的金属填充变得越来越具有挑战性和成本。因此，越来越多的趋势是研究高质量和低成本的方法来创建和填充更小、更深的 TSV，同时确保与其他芯片的出色连接，无论它们是连接到凸块、微凸块还是混合键合。 工具制造商和材料供应商将继续开发用于互连 3D 封装并最终用于 3D-IC 的下一代 TSV 解决方案。
施加在栅极上的电压由氧化物和半导体分担 氧化物分担的电压与半导体中的总电荷有关， 阈值电压指施加在栅极上使半导体进入强反型时对应的电压 将方程式带去得 简化得 由上式可得，阈值电压与氧化物的厚度成正...
人工智能对高性能、可持续计算和网络硅片的需求无疑增加了研发投入，加快了半导体技术的创新步伐。随着摩尔定律在芯片层面的放缓，人们希望在 ASIC 封装内封装尽可能多的芯片，并在封装层面获得摩尔定律的好处。 承载多个芯片的 ASIC 封装通常由有机基板组成。有机基板由树脂（主要是玻璃增强环氧层压板）或塑料制成。根据封装技术，芯片要么直接安装在基板上，要么在它们之间有另一层硅中介层，以实现芯片之间的高速连接。有时在基板内嵌入互连桥而不是中介层来提供这种高速连接。 有机基板的问题在于它们容易出现翘曲问题，尤其是在芯片密度较高的较大封装尺寸中。这限制了封装内可封装的芯片数量。这时，玻璃基板可能会成为改变游戏规则的利器！ 目前，国内从事先进封装的玻璃基板工厂大多还未进入量产阶段，多数仍处于研发阶段。他们正在解决玻璃与金属层的结合力问题、填孔问题，以及未来更高层数的可靠性问题。预计到2025年底或2026年，这些工厂才能达到量产水平。在此之前，大部分工作仍将集中在研发上。 四大关键技术挑战 玻璃基板技术虽然具有巨大的潜力和优势，但要实现其在先进封装领域的广泛应用，仍需克服众多技术挑战。 高精度通孔 玻璃通孔成孔技术是制约TGV发展的主要困难之一。 TGV 通孔的制备需要满足高速、高精度、窄节距、侧壁光滑、垂直度好以及低成本等一系列要求，如何制备出高深宽比、窄节距、高垂直度、高侧壁粗糙度、低成本的玻璃微孔一直是多年来各种研究工作的重心。目前主流的玻璃通孔加工成型方法有喷砂法、聚焦放电法、等离子刻蚀法、激光烧蚀法、电化学放电法、光敏玻璃法、激光诱导刻蚀法等。综合比较各种玻璃通孔制造技术，激光诱导刻蚀法具有低成本优势，有大规模应用前景。 然而，尽管单个或少量孔的制作可能较为简单，但当数量增加到数十万个时，难度会以几何级数增长。这也是许多TGV未能达到预期效果的原因之一。此外，如何测试每个通孔的良率或尺寸精度，也是我们需要考虑的问题。目前来看，除了玻璃基板的先进板厂在研发之外，进程比较快的是那些原本从事光电或玻璃相关工艺的工厂。 高质量金属填充 TGV 孔径较大，且多为通孔，电镀时间长、成本高；另一方面，与硅材料不同，由于玻璃表面平滑，与常用金属（如 Cu）的黏附性较差，容易造成玻璃衬底与金属层之间的分层现象，导致金属层卷曲甚至脱落等现象。 目前，金属填孔TGV主要有两种工艺：一是铜浆塞孔工艺，二是电镀工艺。这两种工艺在应用场景、材料成本和性能上存在差异。选择何种工艺取决于孔径、深宽比以及对电阻率和电导率的要求。值得一提的是，铜浆塞孔技术相较于电镀工艺具有独特优势，但可能在电导率方面存在较大劣势。 高密度布线 另一个制约玻璃基板技术应用的关键因素是高密度布线。尽管有不少公司能够较好地完成玻璃基板的填孔或TGV工艺，但真正挑战在于完成玻璃通孔的制备后，如何通过布线来实现电气连接，将其制成一个完整的玻璃基板或玻璃基interposer，并且在有实际应用场景时实现高密度布线。 传统的工艺方法可能包括半加成法，以及将现有的有机基板电路制作模式应用到玻璃基板上，即将有机的BT层转化为玻璃级别的层以提供支撑。其他部分则采用完整的有机基板电镀层制作方法，最后通过进一步的压合或其他工艺进行整合，这可能是板厂常用的一些手段。 但由于半加成工艺法在线宽小于5μm的时候会面临许多挑战，如在窄间距内刻蚀种子层容易对铜走线造成损伤且窄间距里的种子层残留易造成漏电。针对表面高密度布线也有不同工艺路线的探索。 至于先前提到的专注于玻璃机的LED场景的公司，它们可能会在玻璃机的TGV和填孔工序完成后，应用晶圆中道工艺，包括RDL工艺和CTT工艺来进行制作。海外还有一种新的技术，即多层RDL直接栅板转移技术。尽管这一技术目前尚未得到广泛应用，但也是未来的一个技术方向之一。 此外纳米压印，尤其是在晶圆制造方面，佳能已取得了一定的应用成果。未来，业界期望能够在玻璃基板电路的制作上找到更多应用场景。 键合技术 玻璃基板关键技术之四为键合技术，目前Chiplet的D2W及Flip Chip键合工艺主要分为三大类。 Reflow回流焊键合工艺： 回流焊炉可以批量焊接产品，并且随着技术水平的提升，bump pitch>80μm已不再是难题。但是缺点也很明显，热应力导致的翘曲极大，回流焊过程中高温和低温的波动可能会导致产品发生较大变形。尤其是当芯片面积接近基本面积时，整个焊盘也会变得极大。这也是为什么在做更大密度的先进封装芯片集成时，必须使用更大尺寸的封装，因为有机基板的翘曲极限无法满足PCB板的间隔要求。因此需要用玻璃基板来代替有机基板。 TCB热压焊键合工艺： 以100°C/s的升温速率和-50℃℃/s的降温速率对焊点进行快速焊接，bump pitch>10μm。 LAB激光辅助键合工艺： 产生尖锐且均匀的激光束，能够以极高的升温速度选择性地加热目标区域，通常焊接时间在1s内。bump pitch>40μm。
扫码关注面包板社区
