-
PCB侧边电镀、PCB侧边电镀类型、PCB侧边电镀怎么设计？
PCB侧边电镀通过PCB的牢固连接并降低设备故障的可能性，特别是对于小型PCB和主板，这种电镀的例子常见于 Wi-Fi 和蓝牙模块中。
01-03 68浏览 -
为什么把表层的线称之为“微带线”？
把走在表层的线称为微带线（Microstrip Line），主要是由于其结构特点和信号传播方式具有“微型波导”的性质，这一命名来源于微波工程的理论基础。以下是具体原因： 1. “微带”命名的来源 “微”表示微型、紧凑：微带线的尺寸较小，通常是为了满足微波频段（高频信号）的小尺寸要求，与传统的大型波导（如同轴电缆或矩形波导）相比，它更为紧凑、适合 PCB。 “带”表示其带状的物理形态：微带线是指在 PCB 的表层走线时，信号线以平面带状的形式分布，线宽较窄但足够承载高频信号。 2. 与传统波导的对比 微带线在高频信号中具有类似于波导的功能，它通过基板下方的接地平面和表面的信号线来形成导电路径，限制电磁场的传播。 相比传统波导（如矩形波导或同轴电缆），微带线实现了更低的成本、更简单的制造工艺，同时保留了良好的高频性能。 3. 表层走线的特性 微带线的电磁场分布和设计特点决定了其作为表层传输线的独特优势： 电磁场传播特点： 微带线的电场分布在信号线和接地平面之间，部分在 PCB 的介质中，部分在空气中。 这种场分布使微带线的传播特性兼具空气和介质的影响。 优势： 走线容易，可直接在 PCB 表面加工。 阻抗容易调整，通过改变线宽、基板厚度等参数即可实现特定的阻抗匹配（如 50Ω 或 75Ω）。 4. “微带”与其他传输线的命名对比 相比于其他类型传输线，微带线的命名反映了其显著特征： 带状线（Stripline）：带状线走线埋在 PCB 内部，与微带线不同，电磁场完全限制在介质中。 共面波导（Coplanar Waveguide）：共面波导的信号线和接地线位于同一层，强调了“共面”的几何特性。 槽线（Slotline）：槽线通过接地平面的狭缝传播信号，命名反映了狭缝结构。 微带线（Microstrip Line）：它的信号线在表层，是表面波导的一种简化形式，体现了其“微型带状”特性。 5. 总结 微带线的命名反映了它的主要特点： “微”：表明其相较传统波导的小尺寸和集成度，适合在 PCB 上用于高频信号传输。 “带”：形容其带状的物理结构，信号线以带状形式在表层传播。 因此，表层的信号走线被称为微带线，既简洁又准确地描述了它的几何形状、工作原理和电磁特性。 PCB 走线方式多种多样，主要根据工作频率、阻抗匹配要求、电磁兼容性等因素来选择。以下是主要的 PCB 走线形式及其详细说明： 1. 微带线（Microstrip Line） 结构：导体线在介质（PCB基板）表面，下面是一层连续的接地平面。 特性： 单端传输线，易于制造。 信号主要在导线上方和周围传播，电场分布在空气和介质中。 特性阻抗由线宽 www、基板厚度 hhh、介电常数 ϵr\epsilon_rϵr 决定。 应用： 高频信号传输（如射频电路）。 低制造成本的单层或双层 PCB。 2. 带状线（Stripline） 结构：导体线嵌入在两层接地平面之间，完全被介质包裹。 特性： 电磁场完全限制在介质内部，因此辐射较低，电磁兼容性好。 阻抗更容易控制，但导线长度增加会带来更大的损耗。 对称结构提供了更好的信号完整性。 应用： 多层 PCB，尤其是对信号完整性要求高的高速数字信号传输。 3. 共面波导（Coplanar Waveguide, CPW） 结构：导体线和接地平面位于同一层，导线两侧有接地线，通常还有底部接地层。 特性： 适用于高频信号传输。 电磁场主要集中在导线和接地线之间。 阻抗易于调整，通过改变导线与接地线的间距即可。 分类： 开放式共面波导：无底部接地平面。 带底部接地的共面波导：有底部接地平面，抑制辐射损耗。 应用： 高频电路，如射频和微波通信电路。 4. 平行板波导（Parallel-Plate Waveguide） 结构：两层金属平面之间的信号传输，信号导体与地不直接接触。 特性： 适用于较宽频带的信号。 电磁场在两金属板间传播。 辐射损耗较小，但结构复杂。 应用： 特殊的射频设计。 5. 差分对（Differential Pair） 结构：两条紧密并行的导线，一条传递正信号，另一条传递负信号。 特性： 抗噪能力强，差分信号的噪声可以互相抵消。 对称布线可以减少 EMI（电磁干扰）。 阻抗控制重要，通常为 90Ω 或 100Ω。 应用： 高速数字信号，如 HDMI、USB、LVDS、以太网。 差分对确实可以分为微带线差分对和带状线差分对，主要根据差分对的走线位置（PCB 表层或内层）以及对应的电磁场分布和结构来分类。两者在设计、特性以及应用场景上有所不同，下面将进行详细的对比和说明： 1. 微带线差分对 定义： 微带线差分对是指差分对的两根信号线位于 PCB 的表层，且其参考平面（接地层）位于信号线的下方。 特点： 电磁场分布： 差分对之间的电磁场主要集中在两根差分线之间（差分模式）。 一部分场分布在 PCB 的介质中，另一部分暴露在空气中（因此有部分影响来自空气）。 传输阻抗： 通过线宽（w）、间距（s）、基板厚度（h）等参数设计实现特定的差分阻抗（通常为 100Ω 或 90Ω）。 适用频率： 适合高频或超高频场合，常用于信号速度要求高（如 GHz 级别）的场景。 优势： 易于加工：微带线差分对直接在 PCB 表层加工，制造简单。 便于调试和测试：表层走线可以更容易地接触探针或示波器进行测量。 缺点： 对环境干扰较敏感：由于部分电磁场暴露在空气中，易受到周围环境干扰（如相邻信号线的串扰、外界电磁辐射等）。 辐射略高：信号辐射比埋在内部的带状线差分对稍高。 2. 带状线差分对 定义： 带状线差分对是指差分对的两根信号线位于 PCB 的内层，并夹在两个参考平面（接地层或电源层）之间。 特点： 电磁场分布： 电磁场完全限制在 PCB 的介质中，差分模式的场集中在差分对之间。 周围的接地层（上下接地平面）对信号提供了更好的屏蔽效果。 传输阻抗： 通过差分线的线宽（w）、间距（s）、介质厚度（h 和 b）等参数设计实现特定的差分阻抗。 适用频率： 更适合超高频、高速信号（如 PCIe、SATA 等高速接口），特别是对电磁干扰要求严格的场景。 优势： 抗干扰能力强：由于电磁场限制在介质中，外界的干扰被显著减小。 辐射低：带状线结构的电磁场更加集中，信号辐射低。 缺点： 加工复杂：需要设计成内层走线，制造工艺稍复杂。 不便于调试：内层信号不容易接触到探针或测试设备。 6. 悬空线（Suspended Line） 结构：导体线悬空在空气中，接地面位于导线下方。 特性： 电磁场分布大部分在空气中，损耗小。 制作复杂，不常用于常规 PCB。 应用： 高频/低损耗传输需求。 7. 嵌入式波导（Embedded Waveguide） 结构：信号线嵌入介质中，同时被上下接地平面包围。 特性： 对电磁场的约束更强。 电磁干扰低，适合高密度设计。 应用： 高可靠性和高频应用，如 5G、毫米波通信。 8. 槽线（Slotline） 结构：接地平面上有一条窄缝隙，信号通过缝隙传播。 特性： 信号沿缝隙传输。 通常与共面波导结合使用。 应用： 微波天线和滤波器。 9. 跳线（Wire Bond） 结构：使用导线或焊接跳线来连接两点。 特性： 辐射损耗较高。 用于跨越 PCB 的复杂布线，但不适合高频信号。 应用： 调试或低频电路。 对比总结 类型 电磁干扰 制作难度 阻抗控制 应用场景 微带线 较高 容易 一般 射频/高速数字信号 带状线 低 较难 精确 高速数字信号传输 共面波导 较低 较容易 容易 高频射频信号 差分对 低 较难 精确 高速数字信号 槽线 中 较难 一般 微波天线 平行板波导 低 较复杂 精确 宽频带信号传输 悬空线 最低 难 精确 高频/低损耗场景
01-03 52浏览 -
TVS二极管选型
瞬态电压抑制二极管（TVS，Transient Voltage Suppressors）二极管，是一种在传统齐纳二极管工艺基础之上制造的一种电路保护元器件，也被称为 瞬变抑制二极管、瞬态电压抑制器、雪崩击穿二极管 等。其具有单向与双向之分，当两端经受瞬间高能量冲击时，就会以皮秒级别的速度将两端的阻抗值由高阻抗变化为低阻抗，从而将瞬间大电流接地，并把两端的电压箝制在一个预定的数值上，进而确保后级电路不会受到瞬态高压尖峰脉冲的影响。 总而言之，TVS 二极管凭借皮秒级导通速率、大瞬态功率、低漏电流与电容、容易控制的箝位电压、击穿电压偏差小、可靠性高、体积小 等优势，被广泛应用于敏感电路的过压保护当中（特别是 ESD 静电防护）。目前国际市场上比较主流的 TVS 生产制造企业有 美国威世 Vishay、美国力特 Littelfuse、日本安森美 Onsemi、荷兰安世 Nexperia 等厂家，而国内最近几年也涌现出了 乐山无线电 LRC、台州电子 TechPublic 以及国巨旗下的 君耀电子 BrightKing 等比较有实力的供应商。 原理图符号 瞬态电压抑制器（TVS，Transient Voltage Suppressors）狭义上是指雪崩击穿二极管，这是一种二极管形式的高效保护器件，通常采用较大尺寸的 SMA 或者 SMB 封装，结电容比较大，主要运用在防浪涌防护以及电源 ESD 等领域。而广义上的 TVS 是指包含有 TVS 二极管的 ESD 专用防护器件，其原理图符号如下图所示： 单向 & 双向 TVS 二极管可以具体划分为单向和双向两种类型，双向 TVS 主要应用于交流电压电路，而单向 TVS 一般运用于直流电路（使用的时候需要反接在电路当中，这意味着使用的时候需要注意极性。考虑到物料规格的统一，以及采购成本的差异较为细微，双向 TVS 在实际生产环境下使用更为普遍）。 当单向 TVS 二极管被应用于直流电路，在电路正常工作的时候，TVS 处于截止状态（高阻态），不影响正常工作。但是当电路中出现瞬态电压突变（达到 TVS 的雪崩击穿电压），TVS 二极管就会迅速由高阻态转变为低阻态，将由于异常过压所导致的瞬态电流接入到地平面，同时将这个瞬态电压箝位在一个比较低的水平，进而保护后级电路免遭瞬态电压突变的损坏（瞬态电压突变消失以后，TVS 二极管又会恢复为高阻态）。 伏安特性参数 涉及选型的 TVS 二极管伏安特性参数，主要涉及到 VRWM、IR、VBR、IPP、VC、Cj 六个，阅读时请结合如下的伏安特性曲线图： 反向截止电压 VRWM：不会造成 TVS 二极管损坏的最高峰值电压（如果是交流电压则使用真有效值表示），低于该参数时 TVS 不会导通，设计电路的额定工作电压（5V 或者 3.3V）应当低于这个参数。 反向漏电流 IR：当工作在低于反向截止电压 VRWM 的时候，TVS 所承受的最大反向电流。也就是说如果向 TVS 两端施加电压 VRWM，此时通过的电流就是 TVS 的漏电流 IR。通常情况下，这个参数小于 0.1uA 微安。 击穿电压 VBR：即 ESD 防护生效的电压，只要超过该参数，TVS 二极管就会击穿导通。导通时间一般不会超过 400 毫秒，避免较大电流损坏元器件。 脉冲峰值电流 IPP：峰值反向脉冲电流是指 TVS 按照 IEC61000-4-5:2014 或者 GB/T 17626.5-2019 标准，使其工作在规定的 8/20 微秒或 10/1000 微秒的脉冲波形下，此时 TVS 所允许通过的最大峰值电流。也就是达到箝位电压 VC 的时候，通过 TVS 二极管的电流，超过该参数会导致 TVS 的损毁。 箝位电压 VC：即通过峰值脉冲电流 IPP 的时候，TVS 两端产生的峰值电压。IPP 以及 VC 这两个参数相互联系，主要用于衡量 TVS 抵抗浪涌脉冲电流以及限制电压的能力。IPP 越大耐电流冲击能力越强，VC 越小说明 TVS 的箝位特性越好。 脉冲峰值功率 Ppp：即 箝位电压 VC 与峰值脉冲电流 IPP 的乘积，超过该参数同样会造成 TVS 二极管的损毁。 结电容 Cj：即 TVS 当中的寄生电容，高速电路设计过程当中，需要重点关注这个参数，结电容过大会影响到信号的完整性。 本文接下来的内容当中，会对上述一系列的 TVS 二极管选型参数，进行更加详细的说明。 反向截止电压 VRWM 正常情况下，TVS 二极管应当处于截止状态（没有导通），因此 TVS 的反向截止电压 VRWM 应当大于被保护电路的工作电压，从而确保 TVS 不会影响被保护电路的正常工作，反向截止电压 VRWM 的取值可以通过下面的参考公式计算得到： VRWM=(1.1∼1.2)×VCC 如果 VRWM 比被保护电路的额定工作电压更大，那么 TVS 二极管的漏电流就会越小。反之，VRWM 越小，TVS 二极管的箝位电压 VC 就会越小，对于后级电路的保护效果会相对更好。 注意：上述公式当中的 VCC 等于被保护电路的工作电压，例如 12V、5V、3.3V、1.8V 等等。 箝位电压 VC TVS 二极管的箝位电压 VC，应当小于被保护电路最大可承受的瞬态安全电压，否则当 TVS 处于箝位状态的时候，VC 会损坏后级的被保护电路: VC
2024-12-30 65浏览 -
-
EMC（RE）和SI的矛盾？
高速信号的上升沿陡峭性确实是RE和SI之间矛盾的核心点之一，特别是在高频电路和高速数字信号设计中。这种矛盾主要体现在信号完整性（SI）与辐射发射（RE）的对立需求上： 1. 上升沿陡峭与SI/RE的关系 上升沿越陡峭： SI（信号完整性）变好： 上升沿的陡峭性决定了信号的带宽。更快的上升沿意味着更高的频率分量参与信号的传输，从而更好地还原数字信号的形态（如方波的高对比边缘），提高接收端的解码准确性。 RE（辐射发射）变差： 上升沿越陡峭，信号中的高频分量越多，这些高频分量容易通过传输线、连接器和PCB走线辐射出去，导致系统的辐射发射增加，难以满足EMC标准。 上升沿变缓： SI变差： 当上升沿减缓时，信号的高频分量被削弱，这会导致信号失真（如边沿模糊、过冲/下冲减少）。特别是在长距离传输或高速信号中，接收端可能无法正确识别信号的逻辑电平。 RE变好：减缓上升沿实际上是对信号进行低通滤波，削弱了高频分量，从而减少了辐射发射，提高了系统的EMC性能。 方波 方波是一种理想信号，理论上包含无穷多的奇次谐波分量，其幅值按1/n1/n1/n（n为谐波阶数）衰减。 方波的频谱特性： 高频成分非常丰富，且延伸到很高的频率。 上升沿极为陡峭，对应频域中的高频谐波能量较强。 在实际电路中，方波会引发较大的辐射发射问题（RE差）。 梯形波 梯形波的上升沿相对方波更平缓，是方波经过带宽限制（例如低通滤波）后产生的结果。 梯形波的频谱特性： 谐波能量被大幅削弱，尤其是高频分量。 上升时间的延长等效于信号频谱的低通滤波，使高频分量逐渐减少，频谱带宽与上升时间成反比。 高频成分减少导致辐射发射（RE）降低。 对比 频谱范围（带宽）： 梯形波的频谱能量集中在较低频段，而方波频谱能量分布更广。 信号高频分量： 方波的高频成分显著高于梯形波。 (a)方波时域波形 (a)梯形波时域波形 我们对方波和梯形波的展开系数做对数运算，则两种波形在频谱上体现出梯形波的高频分量明显比方波更小，其高频对外辐射也会更小。 方波的包络，如图14.8（a）所示，形波的包络，如图14.8（b）所示 （a）方波的频谱包络 （b）梯形波的频谱包络 (1) RE（辐射发射）的影响 梯形波的优势： 梯形波的上升沿更平缓，高频谐波成分被显著抑制。这减少了高频噪声的产生，降低了天线效应，使辐射发射问题显著改善。 原因分析： 电磁辐射的强度与信号频谱中的高频成分成正比，高频分量的减少直接降低了电磁辐射。 方波的劣势： 方波因其陡峭的上升沿，频谱中高频分量非常强，容易耦合到PCB走线或连接线中，导致辐射发射显著增加。 (2) SI（信号完整性）的影响 梯形波的劣势： 上升沿的平缓性会导致信号过渡时间变长，接收端可能无法准确识别电平的变化，尤其是在高速传输中： 信号眼图变差：信号的过渡区域变宽，容易引发码间干扰（ISI）。 信号边沿模糊：接收端对时钟的锁定难度增加，误码率提高。 方波的优势： 陡峭的上升沿提供了清晰的过渡区域，信号完整性较好，接收端可以更准确地识别信号。 2. 高速信号上升沿的设计权衡 如何在SI和RE之间找到平衡点，主要取决于信号的速率要求和系统的EMC设计目标： (1) 上升沿速率的控制 通过驱动能力调节上升沿陡峭性： IC厂商通常允许通过调整驱动能力或负载匹配电路，来适当减缓上升沿的陡峭性。例如： 调低驱动强度以降低高频噪声。 对高速信号使用专用驱动器，优化其带宽和边沿速率。 选用合适的信号速率： 如果信号速率允许，可以通过降低数据速率（如减少过高的冗余频率），减小信号高频成分的比例。 (2) 终端匹配与阻抗控制 终端匹配可以同时改善SI和RE： 通过合理的终端阻抗匹配（如加匹配电阻或RC网络），可以减少信号反射和振铃现象，从而降低辐射发射，同时保证信号完整性。 (3) 使用缓冲电路或滤波器 缓冲电路： 在信号链中加入缓冲驱动器，以限制上升沿速率，削减高频成分，降低RE。 滤波器： 添加适当的低通滤波器（如串联小电感或并联小电容），可以减弱上升沿中的高频分量，同时控制RE。 (4) 差分信号设计 差分信号的优势： 差分信号通过相位相反的两根线传输信号，高频成分仍然存在，但因为共模信号相互抵消，对外的辐射发射显著降低，同时保持信号完整性。 (5) PCB布局与接地 确保回流路径尽可能短且完整，减小高频信号回路面积。 为关键高速信号布置专用地平面，避免耦合干扰。 3. 具体工程实践中的优化方法 在实际设计中，针对上升沿的处理通常需要结合以下方法： 选择适当的驱动器：根据实际需求，不要一味追求过快的上升沿速率，优先选用带有可调速率的驱动器。 仿真分析：在高速信号设计中，通过工具（如ADS、SPICE、HyperLynx）仿真上升沿速率对SI和RE的影响，找到最佳的边沿速率。 EMC与SI测试结合：在实验室中，使用信号质量分析仪和EMC测试设备，观察上升沿调整对信号完整性和辐射发射的实际影响。 4. 总结 高速信号的上升沿速率是SI和RE矛盾的关键点。 陡峭的上升沿：提高SI，但加剧RE问题。 缓慢的上升沿：改善RE，但可能降低SI。
2024-12-06 114浏览 -
-
0Ω电阻的过流能力有多大？
0Ω电阻到底能过多大电流？这个问题想必每位硬件工程师都查过。而与之相关的还有一个问题，那就是0Ω电阻的阻值到底有多大？ 这两个问题本来是很简单的，答案应该也是很明确的，但网上网友却给出了不尽相同的答案。有的人说0Ω电阻是50mΩ，还有的人说其实只有20mΩ；有的人说只能过1A电流，还有的人说可以过1.5A…… 那么，到底是多大呢？下面，我们一步一步来看。 10Ω电阻阻值大小 针对这两个问题，我专门查了一下电阻的标准。根据EN60115-2电阻标准文件记载，0Ω电阻的阻值是0Ω，但也会有偏差。0Ω最大电阻偏差有三种可以选择，分别为10mΩ、20mΩ和50mΩ。 也就是说，0Ω电阻偏差可以允许有多种偏差，这主要看电阻厂商做的是哪种了。 我下载了几大品牌的，比如罗姆、国巨、光颉的普通0Ω电阻规格书查看了一下，发现它们标注的0Ω电阻，最大阻值都是50mΩ。 由此可以得出结论：常用的普通0Ω电阻的阻值最大不超过50mΩ。 20Ω电阻的过流能力 网上还有一种观点，认为0Ω电阻的电流是根据功率算出来的，电阻按照50mΩ来算。这样的话，0805的电阻功率一般为1/8W，算出额定电流应该是1.58A。但是，我查看规格书发现，罗姆、国巨、光颉这几大品牌的都是2A，与计算出来的有些出入。 罗姆、国巨、光颉三大厂家的普通0Ω电阻额定电流如下： 从上图可以看出，三大厂家的0Ω电阻的额定电流还是略有差别的。我建议综合各家的、按照最小值来选，这样就不论什么品牌，都不会超出规格设计了。 额定电流综合之后的表格如下： 我们看到，常规的电阻的电流都不大，按照综合后的最小值来选的话，最大的也就2A。如果设计电路时发现，我要用3A或4A的0Ω电阻，那该怎么办呢？其实很简单，可以用2个0Ω电阻并联起来就行了。 说到这里，可能大家会觉得奇怪，怎么有的封装变大了，但过流并没有增加呢？例如，0805和1206都是2A，在这里应该是额定电流虽然没有增加，但瞬间电流应该是能过更大了。如果你打开国巨的电阻规格书，就会发现它写了两个参数，一个是额定电流，另一个是最大电流。额定电流都是2A，但最大电流0805是5A，1206是10A。 注：Jumper就是0Ω电阻（标准文件就是这么写的，如下图所示）。 3特殊大额定电流的0Ω电阻 如果是更大的电流，也是电阻可选的。不过，这些电阻就不常规了，比如这个罗姆的超低阻值电阻，最大阻值0.5mΩ，小了100倍，额定电流更是达到了20A+，但是价格比较贵，要好几毛钱，而普通电阻一分钱能买好几个。 4巧用0Ω电阻设计PCB板 许多硬件初学者看到PCB板上用到0Ω电阻时，往往就会一脸懵圈，他们经常会问：既然这玩意儿里面啥也没有，干嘛还要用它？ 其实，0Ω电阻的用处可大了，如果用好它，可以极大地方便PCB板的设计和调试。下面，我们就来简单说说0Ω电阻的作用。 例如，老板出于成本的考虑，让你设计一个单面板，也就是说，元器件的安装及走线都只能在一面，你最头疼的是有些线实在走不过去，必须跨线连接，打俩孔用跳线？如果在研发的时候，这种方法还是可以的，但有一天你的设计变成了产品，需要大批量生产，机器折腾起跳线来要比放置一个电阻麻烦的多，这时候0Ω电阻就能帮你大忙了！根据你的空间，可以选用0805、0603或0402的电阻。 1、调试时的前后级隔离 如果你的设计是新的，对PCB板上很多部分的功能以及能够实现的性能还不确定，拿回板子来将会面临一场惊心动魄的调试，debug的一个重要原则就是把问题限定在最小的范围内，因此多块电路之间的隔离就非常重要。 在调试A电路时，你不希望B电路的工作影响到你的调试，那么最好的方式就是断掉它们之间的连接，而0Ω电阻就是一个最好的隔离方式！ 调试的时候不焊接，等调试完成确认这部分电路没问题了，就可以将0Ω电阻安装上。当然，在最终的产品中可以彻底去掉。 2、测试电流用 如果你想测试某一路的电流大小，一种方式是通过电压表测量该通路上某电阻两端的电压（确保电压表的内阻不要影响到测量的精度），通过欧姆定律就可以计算出该路的电流。 另一种方式就是直接将电流表串在该回路上，因此在该电路上可以放置一个0Ω电阻，测量电流的时候用电流表两端代替该电阻，等测量完毕就能将该电阻安装上了。 3、给自己调试带来灵活性 可以预留各种可能性，根据实际的需要进行选装不同的电阻，它可以替代掉跳线，避免了跳线的钻孔、安装占用比较大的空间，而且跳线也会引起高频干扰。 比如，PCB板上设计有低通滤波器，如果发现最终不需要或者一开始调试的时候没时间调试低通滤波器，但又必须让信号流通过去，可以用0Ω电阻来代替原来设计中的电阻/电感，而不安装电容。在匹配电路参数不确定时，以0Ω电阻代替，实际调试的时候确定参数再以具体的数值的元器件来代替。 4、用于信号完整性的模拟地和数字地的单点连接 有人说0Ω电阻跟没有一样，干嘛不直接连接上？想象一下，如果你在电路原理图里没有这个0Ω电阻，做PCB Layout的时候就可能忽略这个单点连接的原则，CAD软件也会乱连在一起，达不到你单点连接的初衷。 当然，单点连接的时候也可以用磁珠，但我个人的观点是连接点的位置选择好的话，磁珠除了比电阻贵之外，没有什么好处。在实际的操作中，你可以用比较小的封装的0Ω电阻，比如0402和0201，焊接的时候直接用烙铁将两端搭接在一起就可以，这样连电阻也省了。 5、增加被逆向工程的难度 如果你在电路上放置多个不同颜色、不同封装、没有阻值标记的0Ω电阻，不影响电路的工作性能，但却可以让抄你板子的人瞬间抓狂。 PCB板上支持不同的配置，有的版本可能有部分电路不安装，可以用它来隔离不安装的电路部分，比如iPhone中有WiFi版本和WiFi+3G版本的，用的实际上是一个设计。 怎么样？这个0Ω电阻的作用很大吧！在以后的项目中大家慢慢体会吧，很多时候灵活应用它，会让你很多头疼的问题都能迎刃而解。
2024-08-20 218浏览 -
硬件研发需要的设计经验与设计思路
硬件工程师在一个硬件项目中，一般处于Team leader的作用，要对这个硬件项目全权负责，本文介绍一个高级硬件工程师的知识与能力要求。
2024-08-09 273浏览 -
-
-
精密半导体参数测试解决方案 直播时间：01月08日 10:00
- AI需求强劲增长，富士康第四季度营收超预期
- 又有11家中企被纳入实体清单，涉及光刻机…
- 苹果A系列芯片十年进化：晶体管数量激增19倍，晶圆成本跃升300%
- 豪掷800亿美元！微软宣布加码AI数据中心
- 11家中国实体被纳入实体清单，美资禁止投资中国三个行业
- 不跟风2纳米，联发科下一代天玑9500芯片采用台积电N3P工艺
- 华勤技术收购豪成智能科技，强化机器人业务领域布局
- “超越EUV”时代：美国研发拍瓦级铥激光器有望大幅提升芯片制造效率
- 关注我们
-
扫码关注面包板社区
