作为PCB工程师,在Lay PCB,应重点注意那些事项?1、电源进来之后,先到滤波电容,从滤波电容出来之后,才送给后面的设备。因为PCB上面的走线,不是理想的导线,存在着电阻以及分布电感,如果从滤波电容前面取电,纹波就会比较大,滤波效果就不好了。2、线条有讲究:有条件做宽的线决不做细,不得有尖锐的倒角,拐弯也不得采用直角。地线应尽量宽,最好使用大面积敷铜,这对接地点问题有相当大的改善。3、电容是为开关器件(门电路)或其它需要滤波/退耦的部件而设置的,布置这些电容就应尽量靠近这些元部件,离得太远就没有作用了。Lay PCB(电源板)时,结合安规要求,重点注意那些事项?1、交流电源进线,保险丝之前两线最小安全距离不小于6MM,两线与机壳或机内接地最小安全距离不小于8MM。2、保险丝后的走线要求:零、火线最小爬电距离不小于3MM。3、高压区与低压区的最小爬电距离不小于8MM,不足8MM或等于8MM的。须开2MM的安全槽。4、高压区须有高压示警标识的丝印,即有感叹号在内的三角形符号;高压区须用丝印框住,框条丝印须不小于3MM 。5、高压整流滤波的正负之间的最小安全距离不小于2MM开关电源pcb的设计流程是怎样的?1、根据设计制作原理图2、在原理图编译通过后,就可以产生相应的网络表了3、制作物理边框(Keepout Layer)4、元件和网络的引入5、元件的布局:元件的布局与走线对产品的寿命、稳定性、电磁兼容都有很大的影响,是应该特别注意的地方。一般来说应该有以下一些原则:⑴放置顺序 先放置与结构有关的固定位置的元器件,如电源插座、指示灯、开关、连接件之类,这些器件放置好后用软件的LOCK功能将其锁定,使之以后不会被误移动。再放置线路上的特殊元件和大的元器件,如发热元件、变压器、IC等。最后放置小器件。⑵注意散热 元件布局还要特别注意散热问题。对于大功率电路,应该将那些发热元件如功率管、变压器等尽量靠边分散布局放置,便于热量散发,不要集中在一个地方,也不要高电容太近以免使电解液过早老化。6、布线7、调整完善:完成布线后,要做的就是对文字、个别元件、走线做些调整以及敷铜(这项工作不宜太早,否则会影响速度,又给布线带来麻烦),同样是为了便于进行生产、调试、维修。敷铜通常指以大面积的铜箔去填充布线后留下的空白区,可以铺GND的铜箔,也可以铺VCC的铜箔(但这样一旦短路容易烧毁器件,最好接地,除非不得已用来加大电源的导通面积,以承受较大的电流才接VCC)。包地则通常指用两根地线(TRAC)包住一撮有特殊要求的信号线,防止它被别人干扰或干扰别人。 如果用敷铜代替地线一定要注意整个地是否连通,电流大小、流向与有无特殊要求,以确保减少不必要的失误。8、检查核对:网络有时候会因为误操作或疏忽造成所画的板子的网络关系与原理图不同,这时检察核对是很有必要的。所以画完以后切不可急于交给制版厂家,应该先做核对,后再进行后续工作。设计中,PCB 设计与机构设计应如何统一?限高要求,元器件布局不应导致装配干涉;PCB外形以及定位孔、安装孔等的设计应考虑PCB制造PCB外形和尺寸应与结构设计一致,器件选型应满足结构的加工误差以及结构件的加工误差PCB布局选用的组装流程应使生产效率最高;设计者应考虑板形设计是否最大限度地减少组装流程的问题,即多层板或双面板的设计能否用单面板代替?PCB每一面是否能用一种组装流程完成?能否最大限度地不用手工焊?使用的插装元件能否用贴片元件代替?选用元件的封装应与实物统一,焊盘间距、大小满足设计要求;元器件均匀分布﹐特别要把大功率的器件分散开﹐避免电路工作时PCB上局部过热产生应力﹐影响焊点的可靠性;考虑大功率器件的散热设计;在设计许可的条件下,元器件的布局尽可能做到同类元器件按相同的方向排列,相同功能的模块集中在一起布置;相同封装的元器件等距离放置,以便元件贴装、焊接和检测;丝印清晰可辨,极性、方向指示明确,且不被组装好后的器件遮挡住。PCB版材质有那些?开关电源的PCB常用材质有那些?1、94V-0、94V-2 属于一类阻燃级别材质,而这两种中94V-0又属于阻燃级别材质中最高的一种。以材质来分的话,其可分为有机材质和无机材质a. 有机材质 酚醛树脂、玻璃纤维/环氧树脂、Polyimide、BT/Epoxy等皆属之。b. 无机材质 铝、Copper-invar-copper、ceramic等2、铝基板PCB简述材料承认流程1、对样品进行单体测试,提出“样品测试报告”,对某些需专用仪器测试项目可以厂商测试为参考.对于国外知名品牌晶体半导体类、塑胶件及包装性材料可不作单项测试,但各种类材料样品需有实际性安装及使用测试并以此结果作最终判定中重要依据;2、使用测试并以此结果作最终判定重要依据,研发部根据样品之测试结果与承认书中规格核对,确定承认书与样品的一致性,并检查承认书内容的完整性;3、对单测试不合格或承认书不符合要求的材料,要求采购重新提供样品及承认书;4、对某些关键性材料,在研发部单体测试通过后,由研发部申请小批量试投,生产部主导试投工作,品管部负责试投材料的验证;5、材料样品承认书及试投(关键性材料)均合格后,加附“材料承认书”封面并做样品封存(塑胶件及包装材料可只作样品封存),由研发部经理批准后发行至相关部门
电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。 1、电源与地线的阻抗随频率增加而增加,公共阻抗耦合的发生比较频繁; 3、信号回路尺寸与时钟频率及其谐波的波长相比拟,辐射更加显著。 的辐射 上有许多信号环路,由中有差模电流环也有共模电流环,计算其辐射强 度时,可等效为环天线。 虽然很多场景下,我们电路板都是用金属外壳屏蔽起来,但是接口处有泄漏,有些场景没有金属外壳,甚至有些场景是没有外壳的。 我们仍然需要考虑PCB板本身产生的对外辐射通过空间耦合影响到其他电路(EMI)。或者自身来自其他的设备的干扰造成工作异常,例如机电设备中,机器人主板受到电机、继电器、舵机等设备的干扰。情况。线缆的辐射 高频信号(如HDMI的视频信号、USB的数据信号等)具有较高的频率成分,容易通过线缆产生辐射。高频信号的上升沿和下降沿非常陡峭,会产生丰富的谐波成分,这些谐波成分容易耦合到线缆中并辐射出去。 线缆本身可以作为天线,将高频信号的能量辐射到外部环境中。尤其是长线缆或未屏蔽的线缆,辐射问题更为严重。 如果信号的回路面积较大(例如,信号线与地线之间的环路较大),则线缆更容易成为辐射源。根据法拉第电磁感应定律,环路面积越大,辐射强度越高。 如果PCB或线缆的接地不良,高频信号的回流路径阻抗增加,导致更多的能量通过线缆辐射出去。 如果线缆没有屏蔽层或屏蔽层设计不合理,高频信号会更容易通过线缆辐射到外部。 1. HDMI辐射问题 :HDMI线缆传输的是高速视频信号(如4K、8K视频信号),频率可以达到数百MHz甚至GHz。这些高频信号容易通过HDMI线缆辐射,导致EMC问题。 :HDMI线缆可能会影响附近的无线设备(如Wi-Fi、蓝牙设备),甚至导致产品无法通过EMC测试。 : 在PCB上增加滤波电容或滤波器,抑制高频信号的辐射。 使用仿真工具(如ANSYS或CST)模拟HDMI线缆的辐射情况,提前发现问题。 原因 表现 解决措施 使用带屏蔽层的USB线缆。 优化USB信号的回路设计,减少信号回路面积。 解决措施 信号回路面积 地平面设计 去耦电容 2. 使用屏蔽线缆 :选择带有屏蔽层的线缆(如屏蔽双绞线或同轴电缆),减少信号的辐射。 :确保屏蔽层在两端正确接地,避免形成悬浮的屏蔽层。 低通滤波器 铁氧体磁环 4. 合理设计线缆布局 :尽量缩短线缆长度,减少信号在传输过程中的辐射。 :将不同类型的线缆分开排列,避免高频线缆与敏感线缆平行靠近。 总体概念及考虑 2、不同电源平面不能重叠。 模型: 由于地平面电流可能由多个源产生,感应噪声可能高过模电的灵敏度或数电的抗扰度。 ①模拟与数字电路应有各自的回路,最后单点接地; ③缩短印制线长度; 4、减小环路面积及两环路的交链面积。 布局 1、 晶振尽可能靠近处理器 3、 高频放在 PCB 板的边缘,并逐层排列 布线 2、为模拟电路提供一条零伏回线,信号线与回程线小于5:1。 4、手工时钟布线,远离 I/O 电路,可考虑加专用信号回程线。 6、为使串扰减至最小,采用双面#字型布线。 8、强弱信号线分开。 1 常用的屏蔽材料均为高导电性能材料,如铜板、铜箔、铝板、铝箔。钢板或金属镀 层、导电涂层等。 2 静电屏蔽主要用于防止静电场和恒定磁场的影响。应注意两个基本要点,即完善的 屏蔽体和良好的接地性。 3 电磁屏蔽主要用于防止交变磁场或交变电磁场的影响,要求屏蔽体具有良好的导电 连续性,屏蔽体必须与电路接在共同的地参考平面上,要求 PCB 中屏蔽地与被屏蔽电路地要 尽量的接近。 4 对某些敏感电路,有强烈辐射源的电路可以设计一个在 PCB 上焊接的屏蔽腔,PCB 在 设计时要加上“过孔屏蔽墙”,就是在 PCB 上与屏蔽腔壁紧贴的部位加上接地的过孔。要求 如下: b) 两排过孔相互错开; d) 接地的 PCB 铜箔与屏蔽腔壁压接的部位禁止有阻焊。 5 屏蔽模型: 6、工作频率低于 1MHz 时,噪声一般由电场或磁场引起,(磁场引起时干扰,一般在几百赫兹以内),1MHz 以上,考虑电磁干扰。单板上的屏蔽实体包括变压器、传感器、放大器、DC/DC 模块等。更大的涉及单板间、子 7、静电屏蔽不要求屏蔽体是封闭的,只要求高电导率材料和接地两点。电 要求高磁导率的材料做封闭的屏蔽体,为了让涡流产生的磁通和干扰产 者可以统一,即用高电导率材料(如铜)封闭并接地。 磁导率的材料(如镀锌铁)。 10、防止电磁泄露的经验公式:缝隙尺寸 < λmin/20。好的电缆屏蔽层覆视率应为 70%以上。 PCB边缘屏蔽及高速差分线EMI分析及设计规则 接地 10MHz。另一种分法是:< 0.05λ单点接地;< 0.05λ多点接地。 4、对电缆屏蔽层,L < 0.15λ时,一般均在输出端单点接地。L<0.15λ时, 一端屏蔽层接地,一端通过电容接地。 最好的接地线是扁平铜编织带。当地线长度是λ/4 波长的奇数倍时, 6、单板内数字地、模拟地有多个,只允许提供一个共地点。 1、选择 EMI 信号滤波器滤除导线上工作不需要的高频干扰成份,解决高频电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通 π型。π型滤波器通带到阻带的过渡性能最好,最能保证工作信号质量。 2、选择交直流电源滤波器抑制内外电源线上的传导和辐射干扰,既防止 EMI 摸)干扰在频率 < 1MHz 时占主导地位。CM 在 > 1MHz 时,占主导地位。 寄生振荡的抑制。 电容的选取是非常讲究的问题,也是单板 EMC 控制的手段。 单板的干扰抑制涉及的面很广,从传输线的阻抗匹配到元器件的 EMC 控制,从生产工艺到扎线方法,从编码技术到软件抗干扰等。一个机器的孕育及诞生实际上是 EMC 工程。最主要需要工程师们设计中注入 EMC 意识。
设备与外界存在EMC,这是我们平时在认证阶段重点考虑的EMC的问题,即:设备之间要和平相处。 本文重点讲解板内的EMC问题。 一、器件的布局 在器件布置方面,原则上应将相互有关的器件尽量靠近,将数字电路、模拟电路及电源电路分别放置,将高频电路与低频电路分开。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。对时钟电路和高频电路等主要干扰和辐射源应单独安排,远离敏感电路。输入输出芯片要位于接近混合电路封装的I/O出口处。 高频元器件尽可能缩短连线,以减少分布参数和相互间的电磁干扰,易受干扰元器件不能相互离得太近,输入输出尽量远离。震荡器尽可能靠近使用时钟芯片的位置,并远离信号接口和低电平信号芯片。元器件要与基片的一边平行或垂直,尽可能使元器件平行排列,这样不仅会减小元器件之间的分布参数,也符合混合电路的制造工艺,易于生产。 在选用多层混合电路时,电路板的层间安排随着具体电路改变,但一般具有以下特征。 (1)电源和地层分配在内层,可视为屏蔽层,可以很好地抑制电路板上固有的共模RF干扰,减小高频电源的分布阻抗。 (2)板内电源平面和地平面尽量相互邻近,一般地平面在电源平面之上,这样可以利用层间电容作为电源的平滑电容,同时接地平面对电源平面分布的辐射电流起到屏蔽作用。 (3)布线层应尽量安排与电源或地平面相邻以产生通量对消作用。 在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间形成干扰,可能会导致更多的电磁兼容问题。因此,良好的布线是决定设计成功的关键。 1、地线的布局 地线不仅是电路工作的电位参考点,还可以作为信号的低阻抗回路。地线上较常见的干扰就是地环路电流导致的地环路干扰。解决好这一类干扰问题,就等于解决了大部分的电磁兼容问题。地线上的噪音主要对数字电路的地电平造成影响,而数字电路输出低电平时,对地线的噪声更为敏感。地线上的干扰不仅可能引起电路的误动作,还会造成传导和辐射发射。因此,减小这些干扰的重点就在于尽可能地减小地线的阻抗(对于数字电路,减小地线电感尤为重要)。 地线的布局要注意以下几点: (1)根据不同的电源电压,数字电路和模拟电路分别设置地线。 (2)公共地线尽可能加粗。在采用多层厚膜工艺时,可专门设置地线面,这样有助于减小环路面积,同时也降低了接收天线的效率。并且可作为信号线的屏蔽体。 (3)应避免梳状地线,这种结构使信号回流环路很大,会增加辐射和敏感度,并且芯片之间的公共阻抗也可能造成电路的误操作。 (4)板上装有多个芯片时,地线上会出现较大的电位差,应把地线设计成封闭环路,提高电路的噪声容限。 (5)同时具有模拟和数字功能的电路板,模拟地和数字地通常是分离的,只在电源处连接。 2、电源线的布局 电源是个矛盾体,自身有强辐射源,也有敏感信号。处理不好,能自己干扰自己。就像一个人,可以自己打呼噜把自己吵醒。 (1)电源线尽可能靠近地线以减小供电环路面积,差模辐射小,有助于减小电路交扰。不同电源的供电环路不要相互重叠。 (3)电源平面与地平面可采用完全介质隔离,频率和速度很高时,应选用低介电常数的介质浆料。电源平面应靠近接地平面,并安排在接地平面之下,对电源平面分布的辐射电流起到屏蔽作用。 (5)选用贴片式芯片时,尽量选用电源引脚与地引脚靠得较近的芯片,可以进一步减小去耦电容的供电回路面积,有利于实现电磁兼容。 3、信号线的布局 如果要把EMI减到最小,就让信号线尽量靠近与它构成的回流信号线,使回路面积尽可能小,以免发生辐射干扰。低电平信号通道不能靠近高电平信号通道和无滤波的电源线,对噪声敏感的布线不要与大电流、高速开关线平行。如果可能,把所有关键走线都布置成带状线。不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离,不要平行走线。信号间的串扰对相邻平行走线的长度和走线间距极其敏感,所以尽量使高速信号线与其它平行信号线间距拉大且平行长度缩小。 在多层厚膜工艺中,除了遵守单层布线的规则外还应注意: (1)不要采用菊花链结构传送时钟信号,而应采用星型结构,即所有的时钟负载直接与时钟功率驱动器相互连接。 (3)晶振电容地线应使用尽宽而短的导带连接至器件上;离晶振最近的数字地引脚,应尽量减少过孔。
我们得先理解这两个协议的基本区别和应用场景。MIPI通常用在移动设备内部,比如摄像头、显示屏这些部件之间的通信,而USB更多是外部设备连接,比如U盘、外设等。
一、硬件电路设计流程系列-硬件电路设计规范 二、硬件电路设计流程-方案设计(1) :主芯片选型 三、硬件电路设计流程-方案设计(2) :芯片选购 四、硬件电路设计流程-方案设计(3) :功耗分析与电源设计 五、硬件电路设计流程-方案设计(4):设计一个合适的系统电源 01 硬件电路设计规范 1、 详细理解设计需求,从需求中整理出电路功能模块和性能指标要求; 2、 根据功能和性能需求制定总体设计方案,对 CPU 进行选型,CPU 选型有以下几点要求:a) 性价比高; b) 容易开发:体现在硬件调试工具种类多,参考设计多,软件资源丰富,成功案例多; c) 可扩展性好; 3、 针对已经选定的 CPU 芯片,选择一个与我们需求比较接近的成功参考设计,一般 CPU 生产商或他们的合作方都会对每款 CPU芯片做若干开发板进行验证,比如 440EP 就有 yosemite 开发板和bamboo 开发板,我们参考得是 yosemite 开发板,厂家最后公开给用户的参考设计图虽说不是产品级的东西,也应该是经过严格验证的,否则也会影响到他们的芯片推广应用,纵然参考设计的外围电路有可推敲的地方,CPU 本身的管脚连接使用方法也绝对是值得我们信赖的. 当然如果万一出现多个参考设计某些管脚连接方式不同,可以细读 CPU 芯片手册和勘误表,或者找厂商确认;另外在设计之前,最好我们能外借或者购买一块选定的参考板进行软件验证,如果没问题那么硬件参考设计也是可以信赖的;但要注意一点,现在很多 CPU都有若干种启动模式,我们要选一种最适合的启动模式,或者做成兼容设计。 4、 根据需求对外设功能模块进行元器件选型,元器件选型应该遵守以下原则: a) 普遍性原则:所选的元器件要被广泛使用验证过的尽量少使用冷偏芯片,减少风险; b) 高性价比原则:在功能、性能、使用率都相近的情况下,尽量选择价格比较好的元器件,减少成本; c) 采购方便原则:尽量选择容易买到,供货周期短的元器件; d) 持续发展原则:尽量选择在可预见的时间内不会停产的元器件; e) 可替代原则:尽量选择 pin to pin 兼容种类比较多的元器件; f) 向上兼容原则:尽量选择以前老产品用过的元器件; g) 资源节约原则:尽量用上元器件的全部功能和管脚; 5、 对选定的 CPU 参考设计原理图外围电路进行修改,修改时对于每个功能模块都要找至少 3 个相同外围芯片的成功参考设计,如果找到的参考设计连接方法都是完全一样的,那么基本可以放心参照设计,但即使只有一个参考设计与其他的不一样,也不能简单地少数服从多数,而是要细读芯片数据手册,深入理解那些管脚含义,多方讨论,联系芯片厂技术支持,最终确定科学、正确的连接方式,如果仍有疑义,可以做兼容设计;这是整个原理图设计过程中最关键的部分,我们必须做到以下几点: a) 对于每个功能模块要尽量找到更多的成功参考设计,越难的应该越多,成功参考设计是“前人”的经验和财富,我们理当借鉴吸收,站在“前人”的肩膀上,也就提高了自己的起点; b) 要多向权威请教、学习,但不能迷信权威,因为人人都有认知误差,很难保证对哪怕是最了解的事物总能做出最科学的理解和判断,开发人员一定要在广泛调查、学习和讨论的基础上做出最科学正确的决定; c) 如果是参考已有的老产品设计,设计中要留意老产品有哪些遗留问题,这些遗留问题与硬件哪些功能模块相关,在设计这些相关模块时要更加注意推敲,不能机械照抄原来设计,比如我们老产品中的 IDE 经常出问题,经过仔细斟酌,广泛讨论和参考其他成功设计,发现我们的 IDE 接口有两个管脚连线方式确实不规范;还有,针对FGPI 通道丢视频同步信号的问题,可以在硬件设计中引出硬件同步信号管脚,以便进一步验证,更好发现问题的本质; 6、 硬件原理图设计还应该遵守一些基本原则,这些基本原则要贯彻到整个设计过程,虽然成功的参考设计中也体现了这些原则,但因为我们可能是“拼”出来的原理图,所以我们还是要随时根据这些原则来设计审查我们的原理图,这些原则包括:a) 数字电源和模拟电源分割; b) 数字地和模拟地分割,单点接地,数字地可以直接接机壳地(大地),机壳必须接大地; c) 保证系统各模块资源不能冲突,例如:同一 I2C 总线上的设备地址不能相同,等等; d) 阅读系统中所有芯片的手册(一般是设计参考手册),看它们的未用输入管脚是否需要做外部处理,如果需要一定要做相应处理,否则可能引起芯片内部振荡,导致芯片不能正常工作; e) 在不增加硬件设计难度的情况下尽量保证软件开发方便,或者以小的硬件设计难度来换取更多方便、可靠、高效的软件设计,这点需要硬件设计人员懂得底层软件开发调试,要求较高; f) 功耗问题;g) 产品散热问题,可以在功耗和发热较大的芯片增加散热片或风扇,产品机箱也要考虑这个问题,不能把机箱做成保温盒,电路板对“温室”是感冒的;还要考虑产品的安放位置,最好是放在空间比较大,空气流动畅通的位置,有利于热量散发出去; 7、 硬件原理图设计完成之后,设计人员应该按照以上步骤和要求首先进行自审,自审后要达到有 95%以上把握和信心,然后再提交他人审核,其他审核人员同样按照以上要求对原理图进行严格审查,如发现问题要及时进行讨论分析,分析解决过程同样遵循以上原则、步骤; 8、 只要开发和审核人员都能够严格按以上要求进行电路设计和审查,我们就有理由相信,所有硬件开发人员设计出的电路板一版成功率都会很高的,所以提出以下几点: a) 设计人员自身应该保证原理图的正确性和可靠性,要做到设计即是审核,严格自审,不要把希望寄托在审核人员身上,设计出现的任何问题应由设计人员自己承担,其他审核人员不负连带责任; b) 其他审核人员虽然不承担连带责任,也应该按照以上要求进行严格审查,一旦设计出现问题,同样反映了审核人员的水平、作风和态度; c) 普通原理图设计,包括老产品升级修改,原则上要求原理图一版成功,最多两版封板,超过两版将进行绩效处罚;d) 对于功能复杂,疑点较多的全新设计,原则上要求原理图两版内成功,最多三版封板,超过三版要进行绩效处罚; e)原理图封板标准为:电路板没有任何原理性飞线和其他处理点; 9、 以上提到原理图设计相关的奖励和处罚具体办法将在广泛调查研究之后制定,征得公司领导同意后发布实施; 10、 制定此《规范》的目的和出发点是为了培养硬件开发人员严谨、务实的工作作风和严肃、认真的工作态度,增强他们的责任感和使命感,提高工作效率和开发成功率,保证产品质量;希望年轻的硬件开发人员能在磨练中迅速成长起来! 对于我们目前重点设计的相关模拟电路产品,没有主用芯片、外围芯片以及芯片与芯片之间的连接方面的问题。所以,元器件的选项尤为重要,对于硬件设计的一些基本原则一定要注意。 02 主芯片选型 平台的选择很多时候和系统选择的算法是相关的,所以如果要提高架构,平台的设计能力,得不断提高自身的算法设计,复杂度评估能力,带宽分析能力。 常用的主处理器芯片有:单片机,ASIC,RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC 和 SuperH ),DSP 和 FPGA 等,这些处理器的比较在网上有很多的文章,在这里不老生常谈了,这里只提 1 个典型的主处理器选型案例。 比如市场上现在有很多高清网络摄像机(HD-IPNC)的设计需求,而 IPNC 的解决方案也层出不穷,TI 的解决方案有 DM355、DM365、DM368 等,海思提供的方案则有 Hi3512、Hi3515、Hi3520 等,NXP提供的方案有 PNX1700、PNX1005 等。 对于 HD-IPNC 的主处理芯片,有几个主要的技术指标:视频分辨率,视频编码器算法,最高支持的图像抓拍分辨率,CMOS 的图像预处理能力,以及网络协议栈的开发平台。 Hi3512 单芯片实现 720P30 H.264 编解码能力,满足高清 IP Camera应用, Hi3515 可实现 1080P30 的编解码能力,持续提升高清 IPCamera 的性能。 DM355 单芯片实现 720P30 MPEG4 编解码能力,DM365 单芯片实现 720P30 H.264 编解码能力, DM368 单芯片实现 1080P30 H.264编解码能力。 DM355 是 2007 Q3 推出的,DM365 是 2009 Q1 推出的,DM368是 2010 Q2 推出的。海思的同档次解决方案也基本上与之同时出现。海思和 TI 的解决方案都是基于 linux,对于网络协议栈的开发而言,开源社区的资源是没有区别的,区别的只在于芯片供应商提供的SDK 开发包,两家公司的 SDK 离产品都有一定的距离,但是 linux的网络开发并不是一个技术难点,所以并不影响产品的推广。 作为 IPNC 的解决方案,在 720P 时代,海思的解决方案相对于 TI的解决方案,其优势是支持了 H.264 编解码算法,而 TI 只支持了MPEG4 的编解码算法。虽然在 2008 年初,MPEG4 的劣势在市场上已经开始体现出来,但在当时这似乎并不影响 DM355 的推广。 对于最高支持的图像抓拍分辨率,海思的解决方案可以支持支持JPEG 抓拍 3M Pixels@5fps,DM355 最高可以支持 5M Pixels,虽然当时没有成功的开发成 5M Pixel 的抓拍(内存分配得有点儿问题,后来就不折腾了),但是至少 4M Pixel 的抓拍是实现了的,而且有几个朋友已经实现了 2560x1920 这个接近 5M Pixel 的抓拍,所以在这一点上 DM355 稍微胜出。 因为在高清分辨率下,CCD 传感器非常昂贵,而 CMOS 传感器像原尺寸又做不大,导致本身在低照度下就性能欠佳的 CMOS 传感器的成像质量在高分辨率时变差,于是 TI 在 DM355 处理器内部集成了一个叫做 ISP 的图像预处理模块,它由 CCDC,IPIPE,IPIPEIF 和 H3A模块组成,能帮助实现把 CMOS 的 RAW DATA(一般是指 Bayer格式数据)转成 YCbCr 数据,同时实现包括白平衡调节,直方图统计,自动曝光,自动聚焦等采用 CMOS 解决方案所必须的功能,故DM355 处理器就可以无缝的对接各种图像传感器了。而海思的解决方案对于 CMOS 的选择就有局限性,它只能用 OVT 一些解决方案,因为 OVT 的部分 Sensor 集成了图像预处理功能。但是 DM355 不仅可以接 OVT 的解决方案,还可接很多其他厂家的 CMOS sensor,比如 Aptina 的 MT9P031。所以在图像预处理能力方面,DM355 继续胜出。 在 IPNC 这个领域,只要每台挣 1 个美金就可以开始跑量,所以在那个时代,很少有人会去死抠 H.264 和 MPEG4 的性能差异,而且 TI已经给了市场一个很好的预期,支持 H.264 的 DM365 很快就会面世。所以 IPNC 这个方案而言,当时很多企业都选择了 DM355 的方案。有些朋友现在已经从 DM355 成功过渡到 DM365、DM368,虽然你有时候会骂 TI,为什么技术不搞得厉害点,在当年就一步到位,浪费了多少生产力。但是技术就是一点一点积累起来,对于个人来不得半点含糊,对于大企业,他们也无法大跃进。DM355 的 CMOS 预处理技术也有很多 Bug,SDK 也有很多 bug,有时会让你又爱又恨,但是技术这东西总是没有十全十美的,能在特定的历史条件下,满足市场需求,那就是个好东西。 当然海思的解决方案在 DVS、DVR 方面也大放异彩,一点也不逊色于 TI 的解决方案。 其它芯片的选型则可以参考各芯片厂商官方网站的芯片手册,进行PK,目前大部分芯片厂商的芯片手册都是免 NDA 下载的,如果涉及到 NDA 问题,那就得看个人和公司的资源运作能力了,一般找一下国内相应芯片的总代理商,沟通一下,签个 NDA 还是可以要到相应资料的。每隔一周上各 IC 大厂的官方主页,关注一下芯片发展的动态这是每个电子工程师的必须课啊,这不仅为了下一个方案设计积累了足够的资本,也为公司的产品策略做足了功课。 03 芯片选购 芯片采购是电子电路设计过程中不可或缺的一个环节。一般情况下,在各 IC 大厂上寻找的芯片,只要不是 EOL 掉的芯片,一般都能采购到。但是作为电子电路的设计者,很少不在芯片采购问题上栽过。常见的情况有以下几种: 1, 遇到经济危机,各 IC 厂商减产,导致芯片供货周期变长,有些IC 厂商甚至提出 20 周货期的订货条件。印象很深的 2009 年上半年订包 PTH08T240WAD,4-6 周就取到了货,可是到了 2009 年下半年,要么是 20 周货期,要么就是价格翻一番,而且数量只有几个。 2, 有些芯片虽然在 datasheet 上写明了有工业级产品,但是由于市场上用量非常少,所以导致 IC 厂商生产非常少,市场供货也非常紧缺,这就让要做宽温工业级产品的企业或者军工级产品的企业付出巨大的代价。 3, 有些芯片厂商的代理渠道控制得非常严格,一些比较新的芯片在一般的贸易商那采购不到,只能从代理商那订。如果数量能达到一个MPQ 或者 MOQ 的要求,一般代理商就会帮你采购。但是如果只是要一两个工程样品,那么就得看你和代理商的关系了,如果你刚进入这个行业的话,那很有可能你就无法从代理商这获得这个工程样片。 4, 有些芯片是有限售条件,如果芯片是对中国限售而不对亚洲限售的话,一般可以通过新加坡搞进来,如果芯片是对亚洲限售的话,那采购难度得大大的增加,采购的价格也会远远超出你的想象空间。先看一个芯片采购案例: 之前我给一朋友推荐了一个 FPGA 芯片,他后来给我发了一段聊天记录,如下: 2010-8-3 9:13:12 A B XC6SLX16-2CSG225C 订货 250.00 2010-8-3 9:22:10 B A 订货多久呢? 2010-8-3 9:22:37 A B 2 周 2010-8-13 14:22:47 A B XC6SLX16-2CSG225C 这个型号,你那天跟我定的,本来是货期两周的,但是这个型号属于敏感型号,禁运国内的,我们要第三方去代购,所以现在货期要 5 周左右,你看能接受吗? 注:B 为芯片采购商,A 为芯片供应商 回顾一下当时发生的情形: 2010-8-3,B 设计好方案,确定好芯片型号后,因为芯片型号比较新,害怕芯片买不到,于是向芯片供应商 A 确定了一下芯片的货源情况,当获知价格和货期之后,B 非常高兴,非常满意地跟我说,你推荐的芯片性价比真不错,等原理图设计完之后,就马上去订货。 2010-8-13,B 设计完原理图后,B 要向 A 下单时,突然收到 A 的上述回复,于是他一下子就蒙了,因为 2 周就可以完成 PCB layout,1周就可以完成 PCB 加工生产。也就意味着 B 即使 2010-8-13 下单,也得干等 2 周的时间才能开始焊接调试。(最后 A 这供应商又获知这芯片是对中国禁售的,没有办法帮 B 搞定,最后 B 从另外一家芯片贸易商那花了 5 周的时间才采购到,而且价格涨到了 450) 耽误 2 周可能还算是少的了,遇到其他特殊情况,芯片搞不到也都是有可能的,如果是原理图设计好了之后遇到这种情况的话,那简直就要哭了,如果是等 PCB layout 好了之后再遇到这种情况的话,那就是欲哭无泪了。 所以建议在芯片方案确定之后,就马上下单采购芯片,芯片询价时获得的价格和货期消息有时并不一定准确,因为 IC 行业的数据库的更新有时具有一定的滞后性,只有下单后等到供应商的合同确认,那才算尘埃落定。 04 功耗分析与电源设计 分析系统主芯片对纹波的要求 由于直流稳定电源一般是由交流电源经整流稳压等环节而形成的,这就不可避免地在直流稳定量中多少带有一些交流成份,这种叠加在直流稳定量上的交流分量就称之为纹波,纹波对系统有很多负面的影响,比如纹波太大会造成主处理器芯片的重启,或者给某些AD,DA 引入噪声。 一个典型的现象就是,如果电源的纹波叠加到音频 DA 芯片的输出上,则会造成嗡嗡的杂音。下表是设计中所使用芯片对纹波的要求,以及电源芯片能够提供的纹波范围,纹波是选择电源芯片的重要参数,这里只列举一两个芯片进行说明: 芯片纹波统计表: 分析系统主芯片的电压上电顺序要求 当今的大多数电子产品都需要使用多个电源电压。电源电压数目的增加带来了一项设计难题,即需要对电源的相对上电和断电特性进行控制,以消除数字系统遭受损坏或发生闭锁的可能性。一般这个在芯片手册中会有详细说明,建议遵守芯片手册中的要求进行设计。 分析系统所有芯片的功耗 统计板卡上用到的所有芯片的功耗,大部分芯片的功耗在芯片手册上都有详细说明,部分芯片的功耗在手册上没有明确写明,比如 FPGA,这时候可以根据以往设计的经验值,或者事先将 FPGA 的逻辑写好,借助 EDA 工具进行统计,比如 ISE 的 Xpower Analyzer,下面的表格是一个功耗分析的统计案例。 注:因为数据比较多,所以这里只选择了3.3V 的几个芯片作为代表进行统计。 论证选择的电源方案能否满足以上的所有要求 根据对上电顺序的要求,纹波以及功耗的分析,选择正确的电源方案。 电源设计是一个细活,数据统计整理是一个不可缺少的工种,养成良好的设计习惯,是“一板通”必需的环节。 电源方案的选择,学问非常多,分析的文章更是数不胜数。在这里只列举几个规律性的东西。 在消费级产品里面,由于成本非常敏感,散热要求比较高,所以一般倾 向于 DC/DC 的解 决方案 ,而且 现在 越来越 多倾向 于 Power Management Multi-Channel IC(PMIC)的解决方案。DC/DC 的一个比较大的缺点就是纹波大,另外如果电感和电容设计不合理的话,电压就会很不稳定。 印象非常深的就是有一次用 DC/DC 给 FPGA 供电时,根据 FPGA 的Power Distribution System (PDS)分析,加了足够多的 330uF 钽电容,结果 DC/DC 就经常出问题,所以 DC/DC 的设计一定要细心。大功率电路设计时,电感的选择也非常的关键,参考设计中很多电感型号在北京中发电子市场或者深圳赛格广场上都是买不到的,而国内市场上的替代品往往饱和电流要小于参考设计中电感的要求值,所以建议设计时也要先买到符合要求的电感之后,再开始做电感的 Footprint。 在非消费品领域, LDO、电源模块用得相对较多,因为电源纹波小,设计简单。我初学电路的时候,当时就特怵 DC/DC 的设计,所以当时一直用的 LDO 和电源模块,直到后来开始设计消费级产品,因为成本的考虑,才不得不开始设计 DC/DC,不过现在 IC 设计厂商已经基本上都把 MOSFET 集成到芯片里面去了,所以 DC/DC 的设计的复杂度也变小了。 05 设计一个合适的系统电源 对于现在一个电子系统来说,电源部分的设计也越来越重要,我想通过和大家探讨一些自己关于电源设计的心得,来个抛砖引玉,让我们在电源设计方面能够都有所深入和长进。 Q1:如何来评估一个系统的电源需求 Answer:对于一个实际的电子系统,要认真的分析它的电源需求。不仅仅是关心输入电压,输出电压和电流,还要仔细考虑总的功耗,电源实现的效率,电源部分对负载变化的瞬态响应能力,关键器件对电源波动的容忍范围以及相应的允许的电源纹波,还有散热问题等等。功耗和效率是密切相关的,效率高了,在负载功耗相同的情况下总功耗就少,对于整个系统的功率预算就非常有利了,对比 LDO和开关电源,开关电源的效率要高一些。同时,评估效率不仅仅是看在满负载的时候电源电路的效率,还要关注轻负载的时候效率水平。 至于负载瞬态响应能力,对于一些高性能的 CPU 应用就会有严格的要求,因为当 CPU 突然开始运行繁重的任务时,需要的启动电流是很大的,如果电源电路响应速度不够,造成瞬间电压下降过多过低,造成 CPU 运行出错。 一般来说,要求的电源实际值多为标称值的+-5%,所以可以据此计算出允许的电源纹波,当然要预留余量的。 散热问题对于那些大电流电源和 LDO 来说比较重要,通过计算也是可以评估是否合适的。 Q2:如何选择合适的电源实现电路 Answer:根据分析系统需求得出的具体技术指标,可以来选择合适的电源实现电路了。一般对于弱电部分,包括了 LDO(线性电源转换器),开关电源电容降压转换器和开关电源电感电容转换器。相比之下,LDO 设计最易实现,输出纹波小,但缺点是效率有可能不高,发热量大,可提供的电流相较开关电源不大等等。而开关电源电路设计灵活,效率高,但纹波大,实现比较复杂,调试比较烦琐等等。 Q3:如何为开关电源电路选择合适的元器件和参数 Answer:很多的未使用过开关电源设计的工程师会对它产生一定的畏惧心理,比如担心开关电源的干扰问题,PCB layout 问题,元器件的参数和类型选择问题等。其实只要了解了,使用一个开关电源设计还是非常方便的。 一个开关电源一般包含有开关电源控制器和输出两部分,有些控制器会将 MOSFET 集成到芯片中去,这样使用就更简单了,也简化了 PCB 设计,但是设计的灵活性就减少了一些。 开关控制器基本上就是一个闭环的反馈控制系统,所以一般都会有一个反馈输出电压的采样电路以及反馈环的控制电路。因此这部分的设计在于保证精确的采样电路,还有来控制反馈深度,因为如果反馈环响应过慢的话,对瞬态响应能力是会有很多影响的。 而输出部分设计包含了输出电容,输出电感以及 MOSFET 等等,这些的选择基本上就是要满足一个性能和成本的平衡,比如高的开关频率就可以使用小的电感值(意味着小的封装和便宜的成本),但是高的开关频率会增加干扰和对 MOSFET 的开关损耗,从而效率降低。使用低的开关频率带来的结果则是相反的。 对于输出电容的 ESR 和 MOSFET 的 Rds_on 参数选择也是非常关键的,小的 ESR 可以减小输出纹波,但是电容成本会增加,好的电容会贵嘛。开关电源控制器驱动能力也要注意,过多的 MOSFET 是不能被良好驱动的。 一般来说,开关电源控制器的供应商会提供具体的计算公式和使用方案供工程师借鉴的。 Q4:如何调试开关电源电路 Answer:有一些经验可以共享给大家 1: 电源电路的输出输出通过低阻值大功率电阻接到板内,这样在不焊电阻的情况下可以先做到电源电路的先调试,避开后面电路的影响。 2: 一般来说开关控制器是闭环系统,如果输出恶化的情况超过了闭环可以控制的范围,开关电源就会工作不正常,所以这种情况就需要认真检查反馈和采样电路。特别是如果采用了大 ESR 值的输出电容,会产生很多的电源纹波,这也会影响开关电源的工作的。 接地技术的讨论 Q1:为什么要接地? Answer:接地技术的引入最初是为了防止电力或电子等设备遭雷击而采取的保护性措施,目的是把雷电产生的雷击电流通过避雷针引入到大地,从而起到保护建筑物的作用。同时,接地也是保护人 身安全的一种有效手段,当某种原因引起的相线(如电线绝缘不良,线路老化等)和设备外壳碰触时,设备的外壳就会有危险电压产生,由此生成的故障电流就会流经 PE 线到大地,从而起到保护作用。随着电子通信和其它数字领域的发展,在接地系统中只考虑防雷和安全已远远不能满足要求了。比如在通信系统中,大量设备之间信号的互连要求各设备都要有一个基准‘地’作为信号的参考地。而且随着电子设备的复杂化,信号频率越来越高,因此,在接地设计中,信号之间的互扰等电磁兼容问题必须给予特别关注,否则,接地不当就会严重影响系统运行的可靠性和稳定性。最近,高速信号的信号回流技术中也引入了 “地”的概念。 Q2:接地的定义 Answer: 在现代接地概念中、对于线路工程师来说,该术语的含义通常是‘线路电压的参考点’;对于系统设计师来说,它常常是机柜或机架;对电气工程师来说,它是绿色安全地线或接到大地的意 思。一个比较通用的定义是“接地是电流返回其源的低阻抗通道”。注意要求是”低阻抗”和“通路”。 Q3:常见的接地符号 Answer: PE,PGND,FG - 保 护 地 或 机 壳 ;BGND 或DC-RETURN-直流-48V(+24V)电源(电池)回流;GND-工作地;DGND-数字地;AGND-模拟地;LGND-防雷保护地 Q4:合适的接地方式 Answer: 接地有多种方式,有单点接地,多点接地以及混合类型的接地。而单点接地又分为串联单点接地和并联单点接地。一般来说,单点接地用于简单电路,不同功能模块之间接地区分,以及低频(f10MHz)电路时就要采用多点接地了或者多层板(完整的地平面层)。 Q5:信号回流和跨分割的介绍 Answer:对于一个电子信号来说,它需要寻找一条最低阻抗的电流回流到地的途径,所以如何处理这个信号回流就变得非常的关键。 第一,根据公式可以知道,辐射强度是和回路面积成正比的,就是说回流需要走的路径越长,形成的环越大,它对外辐射的干扰也越大,所以,PCB 布板的时候要尽可能减小电源回路和信号回路面积。 第二,对于一个高速信号来说,提供有好的信号回流可以保证它的信号质量,这是因为 PCB 上传输线的特性阻抗一般是以地层(或电源层)为参考来计算的,如果高速线附近有连续的地平面,这样这条线的阻抗就能保持连续,如果有段线附近没有了地参考,这样阻抗就会发生变化,不连续的阻抗从而会影响到信号的完整性。所以,布线的时候要把高速线分配到靠近地平面的层,或者高速线旁边并行走一两条地线,起到屏蔽和就近提供回流的功能。 第三,为什么说布线的时候尽量不要跨电源分割,这也是因为信号跨越了不同电源层后,它的回流途径就会很长了,容易受到干扰。当然,不是严格要求不能跨越电源分割,对于低速的信号是可以的,因为产生的干扰相比信号可以不予关心。对于高速信号就要认真检查,尽量不要跨越,可以通过调整电源部分的走线。(这是针对多层板多个电源供应情况说的) Q6:为什么要将模拟地和数字地分开,如何分开? Answer:模拟信号和数字信号都要回流到地,因为数字信号变化速度快,从而在数字地上引起的噪声就会很大,而模拟信号是需要一个干净的地参考工作的。如果模拟地和数字地混在一起,噪声就会影响到模拟信号。 一般来说,模拟地和数字地要分开处理,然后通过细的走线连在一起,或者单点接在一起。总的思想是尽量阻隔数字地上的噪声窜到模拟地上。当然这也不是非常严格的要求模拟地和数字地必须分开,如果模拟部分附近的数字地还是很干净的话可以合在一起。 Q7:单板上的信号如何接地? Answer:对于一般器件来说,就近接地是最好的,采用了拥有完整地平面的多层板设计后,对于一般信号的接地就非常容易了,基本原则是保证走线的连续性,减少过孔数量;靠近地平面或者电源平面,等等。 Q8:单板的接口器件如何接地? Answer:有些单板会有对外的输入输出接口,比如串口连接器,网口 RJ45 连接器等等,如果对它们的接地设计得不好也会影响到正常工作,例如网口互连有误码,丢包等,并且会成为对外的电磁干扰源,把板内的噪声向外发送。一般来说会单独分割出一块独立的接口地,与信号地的连接采用细的走线连接,可以串上 0 欧姆或者小阻值的电阻。细的走线可以用来阻隔信号地上噪音过到接口地上来。同样的,对接口地和接口电源的滤波也要认真考虑。 Q9:带屏蔽层的电缆线的屏蔽层如何接地?Answer:屏蔽电缆的屏蔽层都要接到单板的接口地上而不是信号地上,这是因为信号地上有各种的噪声,如果屏蔽层接到了信号地上,噪声电压会驱动共模电流沿屏蔽层向外干扰,所以设计不好的电缆线一般都是电磁干扰的最大噪声输出源。当然前提是接口地也要非常的干净。
探讨了RS485接口电路设计,包括其半双工通信原理、关键要素、电路类型、自动收发功能及防雷保护等,强调了信号传输、电气隔离、噪声抑制和接地设计的重要性,以确保通信稳定和安全。突出特点包括支持多节点数据传输、长距离传输能力以及强大的抗干扰性。通过AB两线间的电压差异,RS485能够判断逻辑电平1或逻辑电平0,即当AB间电压差超过200mV时,判定为高电平1,反之则为逻辑电平0。在电路的首尾两端,通常会接入120Ω的电阻,以实现阻抗匹配并减少信号反射。 RS485硬件电路设计解析 RS485电路设计主要分为隔离型和非隔离型两种类型。以非隔离型电路为例,B端通过接地实现下拉,而A端则通过上拉电阻维持高电平,这样确保了A和B之间的电压差超过200mV,从而满足RS485的逻辑判断需求。此外,电路中的DE和RE引脚分别用于控制发送和接收功能。当RE引脚置为低电平时,芯片处于接收使能状态;而DE引脚置为高电平时,芯片则进入发送状态。在实际应用中,这两个引脚通常通过一个IO口(如RS485_EN)进行统一控制。这样,芯片在任意时刻都只能处于接收或发送的一种状态。因此,在发送数据前,需要给RS485_EN信号置为高电平以启动发送功能,而在接收数据时则置为低电平以切换到接收模式。 RS485自动收发电路硬件设计详解 自动收发电路相较于普通的485电路,其关键差异在于增加了一个晶体管来控制485的使能引脚。设计中,R9限流电阻通常取值为4.7K,而R8上拉电阻也设定为4.7K,以确保在晶体管未导通时,使能引脚能够被有效上拉。这样的设计使得电路能够根据需要自动切换收发模式,提高了数据的传输效率与灵活性。 接收数据时,RS485_RX引脚作为接收数据引脚,负责接收外界数据。在接收过程中,RS485_TX引脚保持高电平,同时VGS也处于高电平,这使得NPN三极管Q1得以导通。通过晶体管的导通,RE和DE相连的引脚被下拉至GND,从而启动了接收使能,使电路进入接收状态。发送数据时,RS485_TX引脚作为发送数据引脚,负责向外界发送数据。当RS485_TX发送高电平(即1)时,晶体管导通,使得RE和DE的电平降低,从而关闭了RS485收发芯片。由于常态下485为高电平,因此此时发送的数据即为高电平。相反,当RS485_TX发送低电平(即0)时,晶体管不导通,这会使485收发芯片的发送使能变为高电平,同时DI引脚被持续下拉至GND,因此发送出去的数据为低电平。通过这种方式,电路实现了485的自动收发功能。此外,为了进一步增强电路的稳定性和耐久性,我们还设计了RS485接口的防雷电路。这一设计能够有效地保护电路免受雷电等外部干扰的影响,确保数据的传输安全与稳定。 接口防护电路 L1作为共模电感,其核心作用是衰减共模噪声并增强电路的抗干扰能力。在选择时,通常考虑120Ω/100MHz的规格。而C3电容则主要用于隔离接口地与数字地,以防止潜在的干扰,其值一般选为1000pF。为了确保电磁兼容性(EMC)达到高标准,即差模信号能够承受2kV的冲击,共模信号能抵御6kV的干扰,我们在接口处精心设计了由气体放电管、热敏电阻和TVS管共同组成的防护电路。在布局RS485接口电路的PCB时,需注意GND的设计。为确保防护效果最佳,虚线所示的防护器件应尽可能地靠近接口位置,且摆放要紧凑有序。通常,我们首先放置这些防护器件,然后再进行滤波器件的布局。 RS485接口电路设计涵盖了诸多关键要素,包括信号传输、电气隔离、噪声抑制、保护措施,以及电源和控制逻辑的设计等。在信号传输方面,通常选用一对双绞线作为差分信号线(A和B),并优先考虑使用屏蔽双绞线电缆,以最大程度地减少电磁干扰。同时,应确保A和B线的长度尽可能相等,从而减少信号延迟差异,进而保障信号的完整性。为了抑制共模干扰,需要在信号线入口处加入共模电感L1。推荐选用阻抗范围在120Ω/100MHz至2200Ω/100MHz之间的共模电感,以充分发挥其抑制作用。此外,还可能需要在电路中并联去耦电容和TVS管等元件,以进一步提升电路的抗干扰能力。在选择收发器芯片时,常见的选项包括SP3485、MAX485等,它们能够将TTL/CMOS逻辑电平有效地转换为RS485差分信号。同时,需要仔细关注RE、DE以及RO等控制引脚的连接逻辑,通常RE和DE可以通过单个控制信号进行连接,从而实现对发送/接收模式的统一控制。在偏置和终端电阻方面,A信号线可能需要上拉电阻(如10kΩ至4.7kΩ),以确保在空闲时的电压状态;而B信号线则可能需要下拉到GND。此外,在总线的两端或适当位置应放置120Ω终端电阻,以减少信号反射并改善信号质量。为了增强电路的鲁棒性,可以在信号线上添加TVS管和/或自恢复保险丝,以实现过压和浪涌保护。在高风险环境中,甚至需要加入6kV以上的防雷击保护电路设计。此外,良好的接地设计对于RS485接口电路的性能至关重要。特别是接口地的处理,有时可能涉及单板地与外壳的直接连接,并通过1000pF电容进行耦合。在电路板布局时,应确保电源和信号线的分离,以减少交叉干扰,并增加滤波和退耦电容的使用。最后,根据应用需求,可能需要设计相应的控制逻辑电路或使用MCU来控制发送使能信号,从而实现自动或手动的发送/接收切换。对于需要自动收发管理的电路设计,可能需要更复杂的逻辑来自动调节发送和接收状态,以适应不同的通信场景。 RS485接口电路设计并不仅仅是技术层面的考量,它还需要综合考虑电磁兼容性(EMC)、系统的可靠性以及安全性等多个方面,以确保在复杂的工业应用环境中能够保持稳定的通信性能。
PCB侧边电镀通过PCB的牢固连接并降低设备故障的可能性,特别是对于小型PCB和主板,这种电镀的例子常见于 Wi-Fi 和蓝牙模块中。