电路要素是PCB设计的核心组成部分，包括导体（导线）、焊盘、大面积导电区等基本结构单元。这些要素的设计质量直接决定了PCB的电气性能、散热能力、可制造性和长期可靠性。导体的宽度与厚度决定了载流能力和温升特性；焊盘的尺寸与形状影响着焊接质量和组装良率；大面积导电区则为系统提供了低阻抗的电源分配网络和电磁屏蔽环境。

本章依据IPC-2221《印制板通用设计标准》及相关行业规范，系统阐述电路要素的通用设计要求，内容涵盖导体特性（导线宽度厚度、电气隔离、走线规则、间距控制、分流阴极）、焊盘特性（制作公差、SMT焊盘设计、测试点、定向符号）以及大面积导电区的应用规范，旨在为PCB设计工程师提供一套完整的电路要素设计参考框架。

10.1 导体特性

导体是PCB上承载电流信号的基本路径，其设计参数包括导线宽度、铜箔厚度、走线拓扑、拐角形状及与其他导体的间距等。合理的导体设计应当在满足电气性能（载流量、阻抗、串扰）的前提下，兼顾制造工艺能力（最小线宽/间距、蚀刻均匀性）和长期可靠性（温升、电迁移、机械应力）。本节从导线尺寸、电气隔离、走线规则、间距控制和分流阴极五个方面，系统阐述导体特性的通用设计要求。

10.1.1 导线宽度和厚度

导线的宽度和厚度是决定其载流能力和温升特性的两个基本参数。在PCB制造过程中，铜箔经过蚀刻后，实际成品厚度会小于原始铜箔标称厚度，因此设计时必须以成品厚度而非原始铜箔重量作为计算依据。导线宽度则需在载流量需求、布线空间限制和制造工艺能力之间取得平衡。

导线的载流量（Current Carrying Capacity）由导线截面积（宽度×厚度）、允许温升和环境散热条件共同决定。根据IPC-2221标准，外层导线的散热条件优于内层（内层热量需通过基材传导），因此在相同截面积下，外层导线的载流量略高于内层。设计时通常采用10℃或20℃温升作为约束条件，通过查表或仿真计算确定最小线宽。

如表10-1所示，不同标称重量的铜箔在蚀刻加工后的最小成品厚度要求。

如表10-1所示，外层铜箔经蚀刻加工后的最小成品厚度与标称铜箔重量对应关系，设计计算载流量时应以成品厚度为准。

如表10-2所示，内层导体由于散热条件较差，其最小成品厚度要求与外层相同，但载流量需按内层系数修正。

如表10-2所示，内层导体最小成品厚度与外层一致，但由于散热路径受限，实际载流量需按IPC-2221内层修正系数进行折算。

图10-1 铜箔标称重量与厚度对照

如图10-1所示，PCB行业中铜箔厚度通常以重量单位盎司（oz/ft²）表示，1oz/ft²对应约35μm（1.37mil）的标称厚度。设计人员在计算导线载流量时，必须区分标称铜箔重量与成品蚀刻厚度：蚀刻后由于侧蚀（Undercut）和表面粗糙度的影响，实际导电截面积会有所减小。因此，保守设计应以表10-1和表10-2中的最小成品厚度作为载流量计算依据。

图片来源：PCBWay (https://www.pcbway.com/blog/PCB_Basic_Information/What_do_you_know_about_copper_weight_PCB_Knowledge_01a00423.html)

图10-2 线宽与载流量关系表

如图10-2所示，在标准温升（10℃）条件下，不同铜厚（1oz和2oz）的导线所需最小线宽与电流值的关系。可以看出，载流量与导线截面积近似成正比，2oz铜厚在相同线宽下的载流量约为1oz铜厚的两倍。设计时若空间受限无法增加线宽，可通过增加铜厚（如选用2oz或3oz铜箔）来提升载流能力，但需评估制造商的厚铜蚀刻工艺能力。

图片来源：Kingsignal (https://ksnpcb.com/trace-width-vs-current-essential-knowledge-for-optimizing-pcb-performance/)

图10-3 载流量与温升曲线（IPC标准）

如图10-3所示，IPC-2221标准提供了外层导体和内层导体的载流量与温升曲线。横坐标为导体截面积（平方密耳），纵坐标为电流（安培），不同斜率的直线对应不同的允许温升值（5℃、10℃、20℃、40℃）。设计人员可根据实际电流需求和允许温升，从图中查得所需的最小导体截面积，进而确定线宽和铜厚的组合。对于高可靠性应用（3级产品），通常采用10℃温升作为设计约束，以留足安全裕度。

图片来源：PCBCart (https://www.pcbcart.com/article/content/copper-trace-and-capacity-relationship.html)

线宽和间距宜在满足电气需求的前提下最大化，以提升制造良率。标准宽度公差需在布设总图中明确标注，如表10-3所示。

如表10-3所示，标准线宽公差要求根据导体类型（外层/内层）和产品等级（1级/2级/3级）进行分级规定，设计总图中必须明确标注所采用的公差等级。

必要时可改变线宽（如从细线过渡到粗线），但缩减后的线宽不得违反最小设计要求。线宽过渡应采用渐变方式（斜切或圆角过渡），避免突然的阶梯变化导致电流密度集中和局部过热。

图10-4 铜厚与层叠结构平衡设计

如图10-4所示，多层板的层叠结构中，铜厚的对称分布对板面平整度至关重要。若上下外层采用3oz厚铜而内层仅1oz，层压后由于铜厚差异导致的收缩不均会使PCB产生翘曲。因此，设计时应尽量保持层叠结构的对称性（如Top:3oz/Inner1:1oz/Core/Inner2:1oz/Bottom:3oz），或在非对称设计中与制造商沟通增加平衡铜层（Dummy Copper）以抵消应力。

图片来源：PCBPrime (https://pcbprime.com/pcb-tips/how-thick-is-1oz-copper/)

图10-5 线宽与电流容量详细对照表

如图10-5所示，该表详细列出了不同铜厚（1oz和2oz）、不同介电厚度（4mil至20mil）条件下的导线载流量数据。介电厚度影响导线的散热效率：较薄的介电层（如4mil）使热量更快传导至接地平面或散热层，因此载流量更高；较厚的介电层（如20mil）则散热较差，需要更宽的线宽来承载相同电流。设计电源分配网络时，应结合实际的层叠结构和介电厚度，从表中精确查取线宽值。

图片来源：PCBOnline (https://www.pcbonline.com/blog/how-to-calculate-PCB-trace-width-current-impedance.html)

图10-6 过孔与走线温度仿真结果

如图10-6所示，通过热仿真可以精确评估导线在实际工作电流下的温升情况。仿真结果表明，当27mil线宽承载6.65A电流时，走线温度可达114.2℃，而过孔温度达108.2℃，两者温差较小说明过孔的热阻与走线相当。但在大电流应用中，过孔往往是热瓶颈，因为多个过孔并联才能等效于相同截面积的走线。设计时应在电源路径上布置足够数量的过孔（通常按1A/过孔估算），并采用热过孔阵列将热量传导至底层散热平面。

图片来源：Altium Resources (https://resources.altium.com/p/pcb-current-carrying-capacity-how-hot-too-hot)

10.1.2 电气隔离

电气隔离要求确保PCB上的导电标记（如丝印字符、极性标识、定位符号）与相邻导体之间保持足够的间距，防止因导电油墨污染、湿气凝结或异物桥接而导致的短路或漏电风险。同时，字符标记本身不应成为电气安全隐患的来源。

导电标记一侧若直接接触导体，必须确保标记材料（通常为环氧树脂基油墨）的绝缘性能满足工作电压要求。丝印字符与相邻导线之间应保留最小间距，如表10-4所示。

如表10-4所示，导体特性要求汇总了导线宽度厚度、电气隔离、走线规则和间距控制等核心设计参数，为PCB设计提供了一站式参考。

图10-7 丝印标识与导体间距设计

如图10-7所示，PCB丝印层（Silkscreen）用于标注元件极性、引脚序号、方向标记和测试点标识。丝印油墨（通常为白色或黑色环氧树脂）虽然具有一定的绝缘性，但在高电压或高湿度环境下，若丝印字符直接覆盖或过于接近裸露导体，可能因油墨吸湿或污染而导致绝缘失效。因此，设计规范要求丝印字符与相邻焊盘或走线之间保持最小间距（通常≥0.15mm），且丝印不得覆盖任何需要焊接或测试的导电区域。

图片来源：PCBWay (https://www.pcbway.com/helpcenter/ordering_parameter_instruction/What_is_Silkscreen_.html)

图10-8 极性标记与电气隔离设计

如图10-8所示，极性敏感元件（如二极管、电解电容、集成电路）的丝印标记必须清晰准确，同时满足电气隔离要求。二极管的方向标记（阴极条）、电解电容的正负极标记、IC的Pin 1标记等，应放置在靠近元件本体但不与焊盘重叠的位置。对于高密度BGA或QFN封装，若丝印空间不足，可在阻焊层通过开窗（Solder Mask Opening）或铜面蚀刻形成隐性标记，既节省空间又避免丝印油墨对焊盘的污染。

图片来源：Sierra Circuits (https://www.protoexpress.com/kb/component-orientation-and-polarity/)

10.1.3 走线要求

走线（Trace Routing）是PCB设计中将电气连接从原理图转化为物理布线的核心环节。合理的走线设计不仅能够确保信号完整性（Signal Integrity）和电源完整性（Power Integrity），还能降低电磁干扰（EMI）、减少串扰（Crosstalk），并提升制造良率。

两焊盘之间的走线应尽量缩短，以减少信号传输延迟、降低线路电阻和电感，并减少电磁辐射。在布线方向选择上，优先采用X/Y轴方向的直线走线（曼哈顿布线），必要时可采用45°斜线过渡；对于高速信号，应避免90°直角拐角，因为直角处会产生额外的寄生电容和阻抗不连续，导致信号反射。

图10-9 45度走线与高密度布线

如图10-9所示，45°斜角走线是PCB高密度布线中最常用的拐角形式。相比90°直角，45°拐角能够有效降低阻抗不连续和信号反射；同时，在BGA扇出（Fanout）和DDR数据线等密集区域，45°走线比圆角走线更节省空间，便于实现更高的布线密度。对于高速差分信号（如USB、PCIe、SATA），走线应保持平行等距，拐角处采用对称的45°斜切，确保两条差分线的长度匹配和阻抗一致。

图片来源：Electronics Stack Exchange (https://electronics.stackexchange.com/questions/7913/why-is-there-such-a-strong-preference-for-45-degree-angles-in-pcb-routing)

图10-10 差分对高速走线设计

如图10-10所示，高速差分对走线（如SGMII接口）需要严格的长度匹配（Length Matching）和相位补偿。图中展示了通过蛇形线（Serpentine）对较短的差分线进行延时补偿，使正负两线的传输延迟差控制在目标范围内（通常±5ps）。差分对的间距、线宽和到参考平面的高度共同决定了差分阻抗（通常100Ω或90Ω），设计时应使用阻抗计算工具（如Polar SI9000）精确设定这些参数，并在制造后通过TDR（时域反射计）验证。

图片来源：NW Engineering (https://www.nwengineeringllc.com/article/secrets-of-differential-pair-routing-in-high-speed-pcb-design.php)

走线拐角的处理方式直接影响信号完整性和制造良率。如表10-4中总结的，拐角应采用圆角（Rounded Corner）或斜切（Chamfered Corner）方式，避免锐角和直角。圆角半径通常不小于线宽的2倍，斜切角度通常为45°或60°。对于射频（RF）和微波电路，走线拐角应采用圆弧过渡，以最小化阻抗变化。

10.1.4 导线间距

导线间距（Trace Spacing）是PCB设计中确保电气绝缘和防止串扰的关键参数。最小间距由工作电压、污染等级、制造工艺能力和信号完整性要求共同决定。在高压应用中，间距必须满足电气间隙（Clearance）和爬电距离（Creepage）的安规要求；在高速应用中，间距则需足够大以防止相邻信号线之间的电容耦合和电磁串扰。

总图（Master Drawing）中应明确规定最小导线间距，制造商在制备生产底版（Phototool）时需进行工艺补偿（Etch Compensation）。工艺补偿是为了补偿蚀刻过程中侧蚀造成的线宽损失：蚀刻液不仅向下腐蚀铜箔，还会向两侧侵蚀，导致实际线宽小于底版设计值。因此，底版上的线宽通常比设计值略大（如补偿2~4μm），以确保成品线宽符合要求。相应地，底版上的导线间距会比设计值略小，设计时必须确保补偿后的间距仍满足最小绝缘要求。

图10-11 电流密度与拐角热仿真

如图10-11所示，电流密度仿真揭示了导线拐角处的电流分布特性。在直角拐角处，电流线会集中在拐角内侧（A点），导致局部电流密度升高和温度上升；而采用圆角或斜切过渡后，电流分布更加均匀，热点温度显著降低。这一发现对电源走线和大电流路径的设计尤为重要：拐角处的电流密度集中不仅会导致额外温升，还可能加速电迁移（Electromigration），降低导体的长期可靠性。因此，大电流走线的拐角半径应尽可能大（建议≥3倍线宽）。

图片来源：Signal Integrity Journal (https://www.signalintegrityjournal.com/articles/1556-current-density-interesting-but-irrelevant)

图10-12 PCB热仿真温度分布

如图10-12所示，PCB热仿真能够直观展示大电流区域的温度分布，帮助设计人员识别热点并优化布线。图中功率器件区域温度高达142.8℃，而周边信号区域仅70.0℃，温差超过70℃。通过热仿真，设计人员可以评估不同线宽、铜厚和散热过孔布局对温升的影响，在布线阶段就采取优化措施（如增加铜厚、铺设散热过孔阵列、优化器件布局），避免产品进入测试阶段后才发现过热问题。

图片来源：PCB-Investigator (https://www.pcb-investigator.com/en/features/developer-tools/physics-thermal-analysis-current-simulation/)

10.1.5 分流阴极

分流阴极（Thieving / Balancing Bar）是在PCB电镀工序中，于非功能区域（Non-functional Area）附加的金属条或金属网格，其作用是使电镀电流分布更加均匀，防止因电流密度不均导致的"狗骨效应"（Dog-boning）或镀层厚度差异。在图形电镀（Pattern Plating）过程中，孤立细线或边缘区域的电流密度往往高于密集区域，导致镀层过厚；而大面积铜区域的电流密度较低，镀层偏薄。分流阴极通过提供额外的电流路径，平衡整个板面的电流密度分布。

分流阴极的设计应遵循以下原则：附加的非功能金属区域应均匀分布，不影响导线的间距和电气参数；分流阴极与功能导线之间应保持足够的间距（通常≥0.5mm），防止蚀刻后残留金属导致短路；在阻焊工序前，分流阴极通常会被蚀刻去除，因此其设计不应影响阻焊膜的附着力和外观质量。

图10-13 铜箔铺地（Copper Pour）布局示例

如图10-13所示，铜箔铺地（Copper Pour）是大面积导电区的典型应用，同时也可起到类似分流阴极的电流平衡作用。在信号层中，将空余区域填充为接地铜箔，不仅能够提供低阻抗的回流路径、降低EMI辐射，还能在电镀过程中平衡电流密度，改善蚀刻均匀性。铺地铜箔应通过多个过孔（Stitching Vias）与主接地平面连接，过孔间距通常不超过10mm，以防止铜箔在高频下成为天线或谐振腔。

图片来源：Hackaday (https://hackaday.io/page/20276)

10.2 焊盘特性

焊盘（Pad）是PCB上用于元件引脚焊接或电气连接的金属化区域，其设计质量直接影响焊接可靠性、组装精度和测试可达性。焊盘设计需要综合考虑元件封装类型、焊接工艺（回流焊/波峰焊/手工焊）、测试需求以及制造公差等多重因素。本节从制作公差、SMT焊盘设计、测试点和定向符号四个方面，系统阐述焊盘特性的通用设计要求。

10.2.1 设计需考虑制作公差

焊盘设计必须在满足成品尺寸要求的前提下，充分考虑制造过程中的各项公差累积。PCB制造涉及蚀刻、电镀、钻孔、层压等多道工序，每道工序都会引入一定的尺寸偏差。若设计时未预留足够的公差裕度，成品焊盘可能因尺寸超差而导致焊接不良或测试探针接触失效。

焊盘的制作公差主要包括：钻孔位置公差（通常为±0.05mm~±0.10mm）、钻孔孔径公差（通常为±0.025mm~±0.05mm）、蚀刻线宽公差（通常为±0.025mm~±0.05mm）、层压对位公差（通常为±0.075mm~±0.10mm）以及电镀厚度不均匀性（通常为±20%）。这些公差会累积影响焊盘的环宽（Annular Ring），即焊盘外径与钻孔孔径之差的一半。IPC-A-600标准规定了不同产品等级的最小环宽要求：3级产品要求最小环宽≥0.05mm（外层）和≥0.025mm（内层）。

图10-14 阻焊开窗与焊盘间距设计

如图10-14所示，阻焊膜（Solder Mask）在焊盘边缘需要一定的开窗（Clearance），通常为1.6mil（约0.04mm）。开窗过大（阻焊膜远离焊盘边缘）会导致相邻走线暴露，增加短路风险；开窗过小（阻焊膜覆盖焊盘边缘）则会影响焊接润湿，导致虚焊。设计时应根据制造商的阻焊对准精度（通常为±0.05mm）设定合理的开窗尺寸，确保在 worst-case 公差累积下，阻焊膜既不覆盖焊盘有效区域，也不使相邻细线暴露。

图片来源：Sierra Circuits (https://www.protoexpress.com/blog/6-common-solder-mask-errors-every-pcb-designer-should-know/)

图10-15 阻焊膜细节与焊盘设计

如图10-15所示，阻焊膜的三种典型问题包括：阻焊膜重叠焊盘边缘（导致焊接不良）、阻焊开窗过大暴露相邻走线（导致短路风险）、以及细间距焊盘之间的阻焊坝（Dam/Web）断裂（导致阻焊桥缺失）。对于细间距QFP（0.5mm pitch）或QFN（0.4mm pitch）焊盘，阻焊坝宽度通常仅为0.1mm左右，在制造公差累积下容易断裂。因此，高密度设计应采用NSMD（Non-Solder Mask Defined）焊盘设计，即阻焊膜不覆盖焊盘边缘，焊盘尺寸由铜箔蚀刻决定，而非阻焊开窗。

图片来源：Sierra Circuits (https://www.protoexpress.com/blog/pcb-solder-mask-clearance-every-engineer-should-know/)

如表10-5所示，焊盘特性设计要求汇总。

如表10-5所示，焊盘特性设计要求涵盖了制作公差、SMT焊盘尺寸、测试点规格和定向符号等关键要素，确保焊盘满足焊接、组装和测试的全流程需求。

10.2.2 表面安装焊盘设计

表面安装技术（SMT）焊盘的设计必须匹配元件封装的引脚尺寸和焊接工艺要求。焊盘过大（Oversized）会导致焊料铺展过多，形成焊料桥连（Solder Bridging）；焊盘过小（Undersized）则会导致焊料不足，形成虚焊（Insufficient Solder）或立碑（Tombstoning）。

焊盘尺寸设计应参考IPC-7351《表面安装焊盘设计标准》，该标准根据元件引脚类型（如鸥翼型、J型、底部焊端、球栅阵列等）和焊接工艺（回流焊、波峰焊），提供了推荐的焊盘尺寸计算公式。对于无引线元件（如MLCC、电阻），焊盘长度应略大于元件端电极长度，以形成良好的焊料 fillet；对于有引线元件（如QFP、SOP），焊盘宽度应略大于引线宽度，焊盘长度应保证引线脚跟和脚尖都有足够的焊料覆盖。

图10-16 SMT焊盘与焊接质量

如图10-16所示，SMT焊盘的尺寸和形状直接影响焊接质量。图中展示的是一个矩形片式元件（如电阻或电容）的焊盘设计，焊盘长度略大于元件端电极，两侧形成良好的焊料 fillet（焊脚）。焊盘内侧间距（Gap）应略小于元件本体长度，以利用焊料表面张力将元件拉正（Self-centering Effect）；若间隙过大，元件在回流焊时容易发生偏移或立碑。对于0201、01005等超小型元件，焊盘设计还需考虑钢网开孔面积比（Area Ratio），确保锡膏能够顺利脱模。

图片来源：Wonderful PCB (https://www.wonderfulpcb.com/blog/pcb-pad-design-issues-explained/)

图10-17 泪滴（Teardrop）焊盘设计

如图10-17所示，泪滴（Teardrop）是在走线与焊盘连接处添加的渐变过渡铜箔，形状类似水滴。泪滴设计的主要作用包括：增强走线与焊盘连接处的机械强度，防止钻孔或应力导致连接处断裂；改善蚀刻均匀性，减少细线连接小焊盘时的蚀刻损失；以及在钻孔偏位时提供额外的环宽裕度。对于3级高可靠性产品，泪滴设计是推荐做法，尤其在细线（≤0.2mm）连接小焊盘（≤0.5mm）的场景下。

图片来源：Altium Resources (https://resources.altium.com/p/how-to-increase-design-yield-quality-with-teardrops)

10.2.3 测试点设计

测试点（Test Point）是PCB上专门用于在线测试（ICT, In-Circuit Test）或功能测试的裸露金属区域，通常作为导体网络的一部分，在装配图中明确标识。测试点的设计应满足测试探针（Test Probe）的接触要求，包括尺寸、间距和可接触性。

测试点尺寸应匹配测试探针的针头直径：标准探针针头直径为0.5mm~1.0mm，因此测试点最小直径通常设计为0.8mm~1.0mm（圆形）或0.8mm×1.0mm（椭圆形）。测试点表面不应覆盖阻焊膜、助焊剂或任何绝缘涂层，以确保探针与金属表面形成良好的电接触。测试点应优先布置在标准网格（如2.54mm或1.27mm）上，以兼容标准针床夹具；若无法对齐网格，应在设计文件中明确标注坐标，以便制造商定制夹具。

测试点布置应遵循以下原则：每个独立网络至少布置一个测试点；高优先级网络（如电源、地、关键信号）应布置多个测试点；测试点应远离大型元件、散热器和连接器，确保探针能够垂直接触；测试点不应布置在元件下方或隐蔽位置，以免影响测试可达性。

10.2.4 定向符号

定向符号（Orientation Marker）是PCB丝印层上用于指示元件极性、引脚序号或安装方向的图形标记。对于极性敏感元件（如二极管、电解电容、LED、IC），定向符号的准确性直接关系到组装良率和产品功能：极性反接可能导致元件损坏、电路功能失效甚至安全隐患。

定向符号的设计应遵循以下原则：符号应清晰、简洁、易于识别，即使在元件安装后仍能从侧面或上方看到；符号不应覆盖焊盘或测试点，避免影响焊接和测试；符号方向应与元件封装的标准极性标记一致（如IC的Pin 1通常对应封装的缺口或圆点标记）；对于无丝印空间的高密度区域，可在阻焊层或铜层设计隐性标记。

10.3 大面积导电区

大面积导电区（Large Copper Area / Copper Pour）是指在PCB上将非信号走线的空余区域填充为连续的铜箔区域，通常连接到电源（VCC）或地（GND）网络。大面积导电区在PCB设计中具有多重功能：提供低阻抗的电源分配路径、降低电磁干扰（EMI）、改善散热性能、平衡层压应力以及增强PCB的机械强度。

在电源分配网络（PDN）设计中，大面积接地平面（Ground Plane）是确保信号完整性和电源完整性的基础。完整的接地平面为所有信号提供低阻抗的回流路径，减少回流环路面积，从而降低辐射发射和串扰。对于高频电路，接地平面的连续性尤为重要：任何平面上的缝隙（Slot）或分割（Split）都会破坏回流路径，导致信号完整性恶化和EMI增加。

大面积导电区的设计应遵循以下原则：铜箔区域应通过多个过孔（Stitching Vias）与内层主电源/地平面连接，过孔间距通常不超过10mm；对于多层板，外层铜箔区域应与内层平面保持对称分布，以防止层压翘曲；铜箔区域的边缘应平滑过渡，避免锐角和尖刺，以减少电场集中和静电放电（ESD）风险；在阻焊膜覆盖的大面积铜箔上，建议添加阻焊开窗网格（Solder Mask Grid）或铜箔网格（Copper Thieving），以改善阻焊膜附着力，防止大面积铜箔在热循环中因CTE不匹配导致阻焊膜开裂。

图10-18 完整接地平面与碎片化铜箔对比

如图10-18所示，左侧为完整的实心接地平面（Solid Ground Plane），右侧为碎片化的铜箔铺地（Fragmented Copper Pour）。完整的接地平面为信号提供了连续、低阻抗的回流路径，能够有效抑制EMI辐射和串扰；而碎片化的铜箔由于被走线分割成多个孤岛，不仅无法提供有效的回流路径，还可能成为天线，增加辐射发射。因此，在高速数字电路和射频电路中，应优先采用完整的接地平面，避免在信号层下方出现平面分割。

图片来源：Queen EMS (https://www.queenems.com/blog/pcb-copper-pour-vs-ground-plane/)

图10-19 铜箔铺地实物特写

如图10-19所示，实际PCB上的大面积铜箔铺地通常通过密集的热过孔阵列（Thermal Via Array）与内层接地平面连接。图中BGA焊盘下方的大面积铜箔区域布满了热过孔，这些过孔不仅将器件热量传导至内层散热平面，还提供了低阻抗的电源/地连接。热过孔的孔径通常为0.2~0.3mm，孔壁镀铜填充，间距根据散热需求和布线空间确定，通常为0.8~1.0mm。对于高功率器件（如DC-DC转换器、功率MOSFET），热过孔阵列的设计直接决定了器件的结温和长期可靠性。

图片来源：Queen EMS (https://www.queenems.com/blog/pcb-copper-pour-vs-ground-plane/)

图10-20 铜箔铺地PCB实物

如图10-20所示，铜箔铺地（Copper Pour）广泛应用于各类PCB产品中，从简单的两层板到复杂的多层板。铺地铜箔不仅提升了电气性能和散热能力，还在蚀刻工序中起到了平衡电流密度的作用，改善了细线区域的蚀刻均匀性。对于特殊产品（如高功率电源、射频模块、电动汽车电控板），大面积导电区的设计需要遵循专门的设计分标准（如IPC-2222 for Flex, IPC-2223 for High Frequency），以满足特定应用的电气、热学和机械要求。

图片来源：RayPCB (https://www.raypcb.com/copper-pour-pcb/)

如表10-6所示，大面积导电区的应用要求和设计规范。

如表10-6所示，大面积导电区的设计要求涵盖了连接方式、对称性、边缘处理和特殊应用等关键要素，确保铜箔区域在满足电气性能的同时兼顾制造和可靠性。

本章小结

本章系统阐述了PCB电路要素的通用设计要求，从导体特性（导线宽度厚度、电气隔离、走线规则、间距控制、分流阴极）、焊盘特性（制作公差、SMT焊盘设计、测试点、定向符号）到大面积导电区的应用规范，覆盖了PCB电气设计的核心内容。这些设计要素相互关联、彼此制约：导线宽度与厚度决定了载流能力和温升；焊盘尺寸与形状影响着焊接质量和测试可达性；大面积导电区则为系统提供了低阻抗的电源分配和电磁兼容环境。

通过本章的学习，读者应当掌握：如何根据载流量和温升要求计算导线宽度和铜厚；如何考虑制造公差累积设计焊盘尺寸；如何优化走线拓扑以提升信号完整性和制造良率；以及如何利用大面积导电区改善EMI、散热和层压应力。这些知识与技能是PCB设计工程师实现高质量、高可靠性电路设计的基础保障。