FPGA和CPLD-可编程逻辑器件-第217页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1077587 2012-9-25 10:35: ALTERA的CYCLONE 2的FPGA实验板,调LED和NIOS用的; .设计需求入口，功能需求描述 FPGA: EP2C5Q208C8 SDRAM: 64Mbit 配置FLASH: EPCS4 并行FLASH: 16Mbit (2M*8bit) ...; 1267 20 0 20

fpga nios altera led cyclone 实验板

用户427466 2012-9-24 23:17: 那些年，我们拿下了FPGA-第5章-FPGA开发流程（4）; 5.7 配置及固化好了，到了我们最后一个环节就可以完成FPGA的流程了。这一部分我们分四个小节来讲，首先是针对大家很多人不是太清楚的FPGA配置过 ...; 4252 11 6 17

fpga altera xilinx 教程配置固化

用户36690 2012-9-22 16:17: Xilinx FPGA的SelectMAP与BPI配置模式的比较; 1、两者都属高速并行配置模式。 SelectMAP是早期的FPGA两类配置模式之一，是相对于串行（Serial）配置而言的，与主串（Master Serial）和从串（Slave ...; 9007 20 5 25

fpga 配置 xilix selectmap bpi

wxg1988 2012-9-21 09:45: 【博客大赛】基于FPGA的数字示波器-2; 基于FPGA的数字示波器-1 三、理论分析与计算 1. AD 采样率的分析为了实现题目要求的扫描速度，需要控制系统的 AD ...; 2761 12 2 14

fpga 博客大赛

wxg1988 2012-9-21 09:38: 【博客大赛】基于FPGA的数字示波器; 摘要：本系统基于示波器的基本原理，通过阻抗匹配和程控放大对被测信号处理后，利用 ADC9220 以不同的采样率对信号进行实时采样和等效采样，使示波器输 ...; 1828 13 5 18

fpga 博客大赛

特权ilove314 2012-9-19 22:04: 【博客大赛】Qsys与uC/OS学习笔记6：任务切换-续; uC/OS-II总是运行进入就绪态任务中优先级最高的任务。确定哪个优先级最高，下面要由哪个任务运行了，这一工作是由任务调度函数OS_Sched (void)完成的。当前就 ...; 2427 15 3 18

cpu 博客大赛 qsys 函数

用户1360512 2012-9-19 20:32: FPGA开发PCIE（三 PCIE DMA设计); 继续前面的介绍，前面部分的PPT基本将PCIE协议，PCIE DMA以及影响PCIE 数据传输率的几个因素都介绍了，下面给一张图，是一个典型PCIE DMA的结构，本来可以再 ...; 5633 13 6 19

fpga pcie dma

用户427466 2012-9-19 19:27: 那些年，我们拿下了FPGA-第5章-FPGA开发流程（3）; 5.5 FPGA开发仿真在经过上面从设计输入到综合再到布局布线过程的介绍后，我们来集中探讨一下，在这些过程中涉及到的相应的仿真。 ...; 2521 19 0 19

altera xilinx 仿真教程 fpga开发流程

用户1360512 2012-9-18 16:48: FPGA开发PCIE（三 PCIE DMA设计--待续）; 下面是本人做项目过程中和同事分享心得所做的一个ppt，拿出来和大家分享，项目需要，屏蔽都项目相关的具体细节，有描述不清之处，希望留言交流。 ...; 4851 14 7 21

fpga xilinx pcie

用户1360512 2012-9-18 16:48: FPGA开发PCIE （二）; 由于最近有一个防火墙的项目要做，任务比较重，一直没时间写，请大家多多包涵。前面大致介绍了PCIE的FPGA板卡设计的几个问题，下面介绍PCIE的链路调试。 ...; 5039 9 3 12

fpga xilinx pcie

用户1360512 2012-9-18 16:48: FPGA开发PCIE（一）; PciE是pci express的简称,是为了解决pci带宽限制而开发的新技术。并行信号由于受信号串扰的影响,带宽做到pcix 64bit位宽x133M基本已经到了瓶颈了,要进一步提 ...; 7924 11 7 18

fpga pcie

wxg1988 2012-9-18 16:19: 【博客大赛】【原创】低频数字式相位测量仪; 一、方案论证与选择 1. 题目要求及相关指标分析本题包含三个部分：移相信号发生器、移相网 ...; 1444 15 1 16

博客大赛

用户1321251 2012-9-18 10:31: ISE ERROR:ConstraintSystem:58解决方法; ERROR:ConstraintSystem:58 - Constraint INST "u_ddr2_top_0/*/u_phy_calib/gen_rd_data_sel*.u_ff_rd_data_sel" TNM = "TNM_RD_DATA_SEL_C0 ...; 5319 11 1 12

mig 双ddr2控制器 constraintsystem:58

用户1360512 2012-9-17 21:10: FPGA开发PCIE（三 PCIE DMA设计); 继续前面的介绍; 1093 10 0 10

用户426282 2012-9-17 09:35: [自CSDN博客搬移]也说建立保持时间(CPLD时序分析); 这是一篇脱胎于我在公司做的一个training里关于CPLD时序部分讲解的博客。在此感谢网络上两篇流传度很广的关于建立保持时间的文章的原作者 ...; 2959 13 0 13

时序数字电路

1 ... 213 214 215 216217218 219 220 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条