FPGA和CPLD-可编程逻辑器件-第215页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户412342 2012-11-19 19:18: 按键消抖; -- Filename ﹕ SW_DEBOUNCE.vhd -- Author ﹕ wuhouhang -- Description ﹕ 三个独立按键控制LED灯亮灭 library IEEE; use IEEE.std_logic_1164.a ...; 1083 3 0 3

按键消抖

用户412342 2012-11-19 19:15: 时序; 在开篇前先推荐两篇文档，一篇是altera的官方文档 Appling Multicycle Execptions in the TimeQuest Timing Analyzer ，另一篇是riple兄很早之前推荐过的Mult ...; 734 3 0 3

fpga

FPGADeveloper 2012-11-19 15:40: Modelsim SE 进行时序仿真及altera库的添; http://blog.sina.com.cn/s/blog_612514b00100fvn1.html; 977 9 0 9

modelsim 进行时序仿真及altera库的添

用户427466 2012-11-18 01:42: 那些年，我们拿下了FPGA-第10章不再纠结if 和case（1）; 第10章不再纠结if 和case 前面我们说过，Verilog HDL和C语言很类似，学过C语言的都知道if和switch语句，它们在C语言编程中 ...; 2549 16 0 16

fpga altera verilog xilinx if case

用户1318081 2012-11-17 23:26: 介绍28nm创新技术，超越摩尔定律; 在工艺方法基础上，Altera利用FPGA创新技术超越了摩尔定律，满足更大的带宽要求，以及成本和功耗预算。Altera Stratix® V FPGA通过28-Gbps高功效收发器突 ...; 2330 25 1 4

fpga altera

用户1318081 2012-11-17 23:22: Altera与Northwest Logic联合开发RLDRAM 3存储器接口解决方案; Altera公司 (NASDAQ: ALTR)与FPGA高性能知识产权(IP)内核领先供应商Northwest Logic今天宣布，开始提供硬件成熟的1,600 Mbps低延时DRAM (RLDRAM®) 3存储器接 ...; 2513 21 0 15

fpga altera

用户1318081 2012-11-17 23:21: Altera电机控制开发工作台前所未有的提高系统集成度、可扩展的性能和灵活性; Altera公司(NASDAQ: ALTR)今天宣布，新的电机控制开发工作台前所未有的提高了电机控制系统设计的系统集成度和灵活性，而且性能还可以扩展，同时大幅度缩短开 ...; 2528 25 0 19

fpga cpld

残弈悟恩 2012-11-17 22:34: uCOS的移植; 准备开始NIOS的学习，今天看见了一片好文章，所以将地址先记录于此： http://www.cnblogs.com/qiweiwang/archive/2010/08/22/1805708.html ...; 1114 20 0 20

nios

残弈悟恩 2012-11-17 20:33: 握手通信的简单示例; module handshack ( input clk, input rst_n, input req, input ...; 1154 19 0 19

verilog

FPGADeveloper 2012-11-17 16:11: MicroBlaze學習系列1; 今天開始與大家共同分享xilinx軟核學習方法 XILINX MICROBLAZE 轉載百度简介　　MicroBlaze 嵌入式软核是一个被Xilinx 公司优化过的可以嵌入 ...; 3519 26 0 26

fpga sdk microblaze xilinx edk

wxg1988 2012-11-16 11:33: 【博客大赛】基于FPGA的VGA显示原理; 一、显示原理与VGA时序实现　　如图大家可以看见控制电路、显示缓存区和视频BIOS程序三个部分组成了通用VGA显示卡系统。而在控制电路主要完成时序发生、显 ...; 5052 17 0 17

fpga 博客大赛

残弈悟恩 2012-11-13 23:27: 学写TestBench; 郁闷，这已经是第三次写这篇博客，因为前面两次因没保存丢了，你说郁闷不？？说说今天，早上骑着“宝马”上班，早餐没有像往常一样吃包子、喝豆浆 ...; 1482 29 0 29

fgpa

FPGADeveloper 2012-11-13 15:56: 准备写一本书吧; 准备写一本书吧基于XILINX MICROBLAZE SOC设计实战涉及到XILINX MICROBLAZE 方方面面~; 1151 11 1 12

microblaze xilinx soc

FPGADeveloper 2012-11-12 18:00: 带FIFO的UART TX & baud_gen; module uart_tx( clk, rst, data_in, en, txd, txd_busy ); ...; 1664 12 0 12

fpga rs232 uart

FPGADeveloper 2012-11-12 17:59: 带FIFO的UART RX; module uart_rx( clk, rst, rx, ...; 1385 9 0 9

fpga rs232 uart

1 ... 211 212 213 214215216 217 218 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条