FPGA和CPLD-可编程逻辑器件-第214页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

coyoo 2012-12-3 12:07: TDC设计及应用调研; 最近项目上要用到TDC（Time-to-Digital Converter），查了很多信息，目前我能找到有这种芯片提供的就只有德国的ACAM公司。根据目前搜集到的信息 ...; 2450 20 0 12

tdc

coyoo 2012-12-3 12:05: PLL; A phase-locked loop (PLL) is a closed-loop frequency-control system based on the phase difference between the input clock signal and the feedback ...; 1631 16 0 10

altera pll

coyoo 2012-12-3 12:04: Jitter on PLL Clocks; What is jitter? Jitter is, as shown in Figure 1, is “the short-term variations of a signal with respect to its ideal position in time.” Fig ...; 3939 11 0 11

altera pll jitter

coyoo 2012-12-3 11:25: 关于ALTERA PLL的那些事; Altera的PLL包括其他的核用的时候并没有深究细节设置，有点像傻瓜配置一样，拿来即用。新近一个关于用FPGA实现TDC的项目不得不让我去深究ALTERA的 ...; 10167 17 0 17

altera pll

coyoo 2012-12-3 10:20: 学习ALTERA的TimeQuest有用链接; http://quartushelp.altera.com/current/mergedProjects/tafs/tafs/tcl_pkg_sdc_ver_1.5.htm 上述链接包含了ALTERA的TimeQuest所有SDC相关命令的详细解释 ...; 2083 24 3 27

timequest sdc

coyoo 2012-12-3 10:19: 高精度时间间隔测量方法综述; 本文以附件形式上传：高精度时间间隔测量方法综述孙杰潘继飞（解放军电子工程学院，安徽合肥，230037） 0 引言时间有 ...; 4838 30 3 33

时间间隔内插时间数字转换时间幅度转换

用户324397 2012-12-2 20:59: OpenCL与FPGA; ##1 由“ OpenCL 是什么？”想到的…… “OpenCL到底是什么？”。在执笔《日经电子》2008年12月15日号刊登的报道“苹果主导下的‘OpenC ...; 3342 20 0 20

fpga opencli 并行计算硬件编程

用户427466 2012-12-2 20:11: 那些年，我们拿下了FPGA-第11章循环语句笔记(1); 第11章循环语句笔记自打我们开始写程序，循环语句和条件语句就没有分离过，前面我们有了if、case语句，自然而然，循环语句该出现了。在Verilo ...; 3424 14 0 14

fpga altera verilog xilinx 教程

用户401017 2012-12-2 12:08: FPGA D触发器; 先把D触发器的test bench附上 `timescale 10ns/10ns module d_ff_flow; reg sys_clk; reg rst; reg D; wire Q; wire Q_n; d_ff u1( ...; 1935 1 0 1

fpga

用户427466 2012-11-23 23:06: 那些年，我们拿下了FPGA-第10章不再纠结if 和case(3); 10.6关于case的约束关于case的约束，主要有两种形式，一种是用verilog里面提供的primitive约束或者Synopsys提供的引导语句。不管用哪一种， ...; 2444 20 0 20

altera verilog xilinx 教程 if case 综合约束

用户1318081 2012-11-22 08:47: Altera Quartus II软件12.1版借助强大的高级设计流程，加速系统开发; Altera公司 (Nasdaq: ALTR) 今天宣布，推出Quartus ® II 软件12.1 版——在CPLD、FPGA、SoC FPGA和HardCopy ® ASIC设计方面，性能和效能在业界首屈一 ...; 2594 31 0 23

fpga altera

FPGADeveloper 2012-11-21 22:14: XIo_In32 和 XIo_Out32函数; XIo_In32 和 XIo_Out32函数是xilinx公司提供的读写API函数，用来操作BRAM 读数据=XIo_In32(读地址) XIo_ ...; 4405 9 0 9

函数 xio_in32 xio_out32

FPGADeveloper 2012-11-21 22:12: MicroBlaze學習系列3中断; #include "xparameters.h" #include "mb_interface.h" #include "xintc.h" #include "xgpio_l.h" #include "xgpio.h" #include "xio.h" ...; 2347 8 0 8

中断 microblaze學習系列

用户427466 2012-11-21 14:26: 那些年，我们拿下了FPGA-第10章不再纠结if 和case（2）; 10.3 if和case之间的转换 if和case语句都是条件语句，在很多情况下，能用case语句描述，也可以用if语句描述，它们之间可以转换的。比如： ...; 4075 13 0 13

fpga altera verilog xilinx 教程 if case

残弈悟恩 2012-11-20 22:23: FIFO设计; FIFO的主要用途：1.异步时钟域的切换。 2.输入、输出端口的位宽切换。读写指针 ...; 1182 22 0 22

fifo

1 ... 210 211 212 213214215 216 217 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条