FPGA和CPLD-可编程逻辑器件-第214页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1592932 2012-11-7 10:51: 换位思考多周期约束; 在开篇前先推荐两篇文档，一篇是altera的官方文档 Appling Multicycle Execptions in the TimeQuest Timing Analyzer ，另一篇是riple兄很早之前推荐过的 ...; 1180 2 1 3

fpga

用户422400 2012-11-6 21:55: 开始之路; 学习之路其实才开始！; 604 3 0 3

fpga

用户427466 2012-11-6 19:36: 那些年，我们拿下了FPGA-第9章拿下运算符(2); 9.1.4关系运算符说到关系运算符，无非有以下四种：：小于：大于 =：小于或等于 =：大于或等于字面 ...; 2671 13 0 13

fpga altera verilog xilinx 教程

用户427466 2012-11-4 03:11: 那些年，我们拿下了FPGA-第7章拿下常量数据类型; 第7章拿下常量数据类型在常量中，主要有以下三个门派：整数型、实数型、字符串型。这三大门派都是由0、1、X、Z这四种基本元素组成，其中，0代表 ...; 6405 20 8 28

fpga altera verilog xilinx 教程

用户427466 2012-11-4 03:04: 那些年，我们拿下了FPGA-第8章拿下变量数据类型（3）; wire 和reg才是精干虽说变量数据类型可以变出很多，但是领导群雄的只有两大门派，一个是wire型，另一个就是reg型，他们才是精干，和他们打交道的机 ...; 4059 18 0 18

fpga altera xilinx verilog教程

用户427466 2012-11-4 03:03: 那些年，我们拿下了FPGA-第8章拿下变量数据类型（2）; Trireg型此线网存储数值（类似于寄存器），并且用于电容节点的建模，只能用于仿真，不可综合。当三态寄存器(trireg)的所有驱动源都处于高阻态，即 ...; 3209 13 0 13

fpga altera verilog xilinx 教程

用户427466 2012-11-4 03:00: 那些年，我们拿下FPGA-第8章拿下变量数据类型（1）; 拿下变量数据类型在上一讲中，我们讲了常量数据类型的语法介绍，从如何表达一个整数，x和z的意义，参数（parameter）型常量的使 ...; 2687 16 0 16

altera verilog xilinx fpga教程

用户427466 2012-11-4 02:37: 那些年，我们拿下了FPGA-第9章拿下运算符(1); 第9章拿下运算符(1) 万丈高楼平地起，我们有了常量和变量的基础，也就知道在Verilog中怎么表示我们需要的数据，可是想要达到我们 ...; 2914 15 7 22

altera verilog xilinx fpga教程

asus119_412419641 2012-11-1 19:16: FPGA调试之特殊管脚; 之前调试一块FPGA板卡，上电后总是无法正常工作。现象：nSTATUS指示灯不停的闪烁，测试用的LED（FPGA的GPIO）无法点亮，即FPGA没有进入正常工作 ...; 1427 10 0 10

fpga 特殊管脚

用户427211 2012-11-1 17:27: FPGA大范围精确测频——15MHz以上; 以往测频都是用各种单片机，为了提高测量范围，总是想尽各种办法啊，接触到FPGA后才发现，范围只是小菜啊，信号发生器才是关键，由于本人 ...; 1800 12 2 14

测试测量 fpga

用户1708388 2012-10-31 17:00: Synplify SCOPE 约束笔记; Inputs/Outputs约束 Inputs的Value值相当于上游器件在Clock Edge的时钟-数据输出时间（Tco）最大值，即告诉FPGA要在从Clock Edge开始的Value时刻 ...; 1750 19 0 19

fpga synplify

用户1708388 2012-10-31 16:55: Xilinx 约束笔记; OFFSET IN：可理解为数据必须比时钟沿早（稳定）到达PAD的时间，即时钟到达PAD之前，数据必须已经在PAD保持稳定的时间。相当于PAD上的建立时间。相 ...; 1392 19 0 19

fpga

啊左不是蜗牛 2012-10-30 18:10: FPGA学习笔记之LPM RAM使用; 1、RAM初始化文件的生成，其格式必须满足一定的要求，对于Quartus II，其能接受的两种格式初始化文件：.mif格式（即memory initialization file ）和.hex ...; 5183 10 2 12

fpga 模块

用户1708388 2012-10-29 19:17: PCI/PCIE笔记; PCI总线的存储器读写总线事务 Non-Posted总线事务：总线事务在数据到达目的地才能结束，引起总线拥塞。 Posted总线事务：总线事务可逐级接管、结束，缓解 ...; 3467 20 0 20

pci 3.0

用户104914 2012-10-29 15:53: modelsim 仿真锁相环，时序仿真没有输出; 同样的工程，在进行功能仿真的时候结果正确，在进行时序仿真的时候，没有输出结果。下面提示Note : PLL was reset。不知道是什么个意思 ...; 1267 10 0 10

时序仿真

1 ... 210 211 212 213214215 216 217 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条