FPGA和CPLD-可编程逻辑器件-第211页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

coyoo 2012-12-3 12:15: 【博客大赛】【原创】Auto Detect虚惊一场; 新做的板子焊接完了，准备上电调试。在打开programer进行JTAG探测的时候发现能探测到JTAG链上的2个器件，但是均提示“unkown”，如图1所示，根据 ...; 2619 11 0 6

博客大赛 jtag

coyoo 2012-12-3 12:15: 【博客大赛】【原创】多电缆以及单链多FPGA在Virtual JTAG应用中的识别问题; 我们知道一个JTAG链通过菊花链的方式可以挂多个FPGA或者CPLD，同时同一台电脑上可以同时插有多种，或者一种多根电缆的情况。那么象这种情况，在Vi ...; 1687 12 35 41

jtag 博客大赛 fpga

coyoo 2012-12-3 12:14: 【博客大赛】FPGA外挂SDRAM调试遇到的两个问题; 第一个问题是，SDRAM上电后默认存储的是什么数据？随机数据吗？通过实验似乎是随机数据，如下图所示但是在调试的时候 ...; 2704 8 0 6

博客大赛 fpga

coyoo 2012-12-3 12:14: 【博客大赛】目前在使用TCL创建Virtual JTAG平台时待解决的几个问题; 工具命令行语言（TCL）在测试领域的应用应该还是比较广泛的，目前感觉它的几个特点或者好处是指令简单，不需要编译器，程序即为可执行状态，还有 ...; 2358 18 0 16

博客大赛 tcl

coyoo 2012-12-3 12:12: 【博客大赛】【原创】Altera单JTAG链多FPGA结构JIC文件产生以及下载; 前面有博文介绍了单个JTAG链上挂多个FPGA结构中如何应用Virtual JTAG进行项目调试，那么调试完成后就要将配置文件固化到配置芯片里，这里的配置芯 ...; 9458 19 7 21

altera jtag 博客大赛 jic

coyoo 2012-12-3 12:11: 【博客大赛】最新Quartus II软件使用tips; 版本基于Quartus II 11.1 SP2 1、QII编辑器中本版本加入了一个新的亮点，就是如果你双击某个词组，那么真个文件里所有该词组都被 ...; 2678 12 2 12

altera quartusii 博客大赛

coyoo 2012-12-3 12:10: ALTERA PLL的乘除因子; 最近想得到一个时钟，其频率为fin*128/1023，就直接在Megawizard里设置，如下图所示但是当该PLL的输出不止这一个时钟的时候，上述设置就变了，如 ...; 1770 14 0 9

altera pll

coyoo 2012-12-3 12:08: 利用SignalTapII验证ADC采样结果; SignalTapII可以实时查看FPGA处理的数据，当然也可以显示FPGA读取的ADC采样结果，一般我们看到都是各种进制的数字，有了Virtual JTAG以后也可以把这些数据读 ...; 1481 17 0 17

altera，signaltapii

coyoo 2012-12-3 12:07: TDC设计及应用调研; 最近项目上要用到TDC（Time-to-Digital Converter），查了很多信息，目前我能找到有这种芯片提供的就只有德国的ACAM公司。根据目前搜集到的信息 ...; 2316 17 0 12

tdc

coyoo 2012-12-3 12:05: PLL; A phase-locked loop (PLL) is a closed-loop frequency-control system based on the phase difference between the input clock signal and the feedback ...; 1508 14 0 10

altera pll

coyoo 2012-12-3 12:04: Jitter on PLL Clocks; What is jitter? Jitter is, as shown in Figure 1, is “the short-term variations of a signal with respect to its ideal position in time.” Fig ...; 3854 9 0 9

altera pll jitter

coyoo 2012-12-3 11:25: 关于ALTERA PLL的那些事; Altera的PLL包括其他的核用的时候并没有深究细节设置，有点像傻瓜配置一样，拿来即用。新近一个关于用FPGA实现TDC的项目不得不让我去深究ALTERA的 ...; 9988 14 0 14

altera pll

coyoo 2012-12-3 10:20: 学习ALTERA的TimeQuest有用链接; http://quartushelp.altera.com/current/mergedProjects/tafs/tafs/tcl_pkg_sdc_ver_1.5.htm 上述链接包含了ALTERA的TimeQuest所有SDC相关命令的详细解释 ...; 1965 22 3 25

timequest sdc

coyoo 2012-12-3 10:19: 高精度时间间隔测量方法综述; 本文以附件形式上传：高精度时间间隔测量方法综述孙杰潘继飞（解放军电子工程学院，安徽合肥，230037） 0 引言时间有 ...; 4473 27 3 30

时间间隔内插时间数字转换时间幅度转换

用户324397 2012-12-2 20:59: OpenCL与FPGA; ##1 由“ OpenCL 是什么？”想到的…… “OpenCL到底是什么？”。在执笔《日经电子》2008年12月15日号刊登的报道“苹果主导下的‘OpenC ...; 3252 17 0 17

fpga opencli 并行计算硬件编程

1 ... 207 208 209 210211212 213 214 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条