FPGA和CPLD-可编程逻辑器件-第207页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1265970 2012-12-5 00:14: 初次使用Nios 系统莫名其妙的问题; 初次在产品中使用nios，除了很多离奇的问题，在系统中有个system_id，可是很多次编译后在nios中识别不到这个id号，只能在sopc中多generate几次。一般3次之内 ...; 2538 9 0 9

fpga nios

telantan_858289931 2012-12-4 21:43: Zedboard: TFTP服务配置(1); Zedboard ： TFTP 服务配置 TFTP( 普通文件传送协议 Trivial File Transfer Protocol ）是一种客户机 (client)** 务器（ se ...; 1755 15 3 18

zynq

telantan_858289931 2012-12-4 21:34: Zedboard: TFTP服务配置(2); 执行 add/remove software ，搜索 tftp ，找到对应的 package 安装即可。 1.1 TFTP 配置 ...; 1156 17 2 19

zynq tftp

telantan_858289931 2012-12-4 20:47: Zedboard: NFS服务配置(1); Zedboard: NFS 服务配置 NFS （ Network File System ）网络文件系统是一种将远程主机上的分 ...; 1255 21 0 21

zynq zed nfs

telantan_858289931 2012-12-4 20:45: Zedboard: NFS服务配置(2); 再次测试 , showmount –e 127.0.0.1 mount –t nfs 192.168.1.50:/home/telantan/nfs tmp cd tmp touch hello.c ll ...; 1570 18 1 19

zynq zed nfs

telantan_858289931 2012-12-4 20:18: Zedboard: TFTP服务配置(3); TFTP 在调试中的应用经过前面的步骤，已经打通了宿主机与 Zynq 客户机之间的 TFTP 数据通道，下面就可以利用这个通道进行应用程序的调试了。 ...; 1301 20 1 21

zynq tftp

FPGADeveloper 2012-12-3 22:33: bootloader_elf_from_flash; bootloader_elf_from_flash /* *bootloader.c * * *Loads an ELF kernel from flash memory. * *auther:hegs * *mail ...; 1255 14 0 14

flash bootloader elf from

coyoo 2012-12-3 13:10: NIOSII 使用点滴; 在使用niosii有一些问题以及一些体会，摘录在此： 1、 NIOSII IDE写C代码的时候一行末尾斜杠“\”代表一句代码中本行写不完，两行代码或多行代码是 ...; 6758 10 1 11

fpga altera

coyoo 2012-12-3 13:10: Modelsim 仿真Altera器件; 1、从QII6.0开始支持从后台调用ModelSim进行仿真，具体步骤有以下几步： a、先在setting中EDA Tool Settings下选Simulation指定ModelSim的版本 ...; 3227 12 0 12

modelsim

coyoo 2012-12-3 13:09: Altera FPGA双功能脚使用; 1、忘记从哪个QII版本开始，当要使用配置引脚作IO的时候，必须更改设置；因为现在的默认设置这些引脚都为输入三态，所以使用之前必须更改。 ...; 3426 13 0 13

fpga altera

coyoo 2012-12-3 13:09: Altera高速Transceiver-GXB使用; GXB应用点滴体会 1、StratixGX GXB时钟注意事项 1）、REFCLK from Transceiver block0 and Transceiver block4 does not drive the I ...; 10221 10 4 14

fpga altera

coyoo 2012-12-3 13:07: VHDL写的同步FIFO(已调试通过的原代码); ------------------------------------------------------------------------------------------ -- Designer : Jerry Wang -- ...; 5082 10 1 11

fpga altera

coyoo 2012-12-3 13:07: PRBS验证; 在高速设计中为了测试高速串行通道传输的误码率，通常通过发送PRBS码来进行测试。对于PRBS的原理以及PRBS码的产生这里不做描述，今天主要论述 ...; 6658 12 1 13

fpga altera

coyoo 2012-12-3 13:06: 看了ilove的异步复位同步释放博文有感; 在博文中特权TX介绍说“Altera推荐的双层叠复位方式”，并且提供了基于Verilog的源代码。最近设计中有异步复位，就直接 ...; 3474 12 0 12

fpga altera

coyoo 2012-12-3 13:05: HDL转换工具; HDL语言转换工具，比如AHDL转VHDL或者Verilog以及VHDL与Verilog之间转换 1、这个工具就是将AHDL转换成VHDL和Verilog的：https://static.assets-stash. ...; 5488 6 6 12

fpga altera

1 ... 203 204 205 206207208 209 210 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条