FPGA和CPLD-可编程逻辑器件-第205页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户430136 2012-12-25 10:22: nios 工程编译报错问题; 在编译时发生了如此报错，根据报错发现应该是路径太长了，可是转到D根目录下还是报错，上网收了一下，有可能是自己的工程名与下面底层模块名同名了， ...; 759 11 0 11

fpga

残弈悟恩 2012-12-24 23:58: WIN7于NIOS的兼容解决方法和对点“灯”的回念; 随着对FPGA的深入学习，感觉应该学学NIOS了，可是，没想到，刚开始出了这么多问题，真的让一个新手有点不知所措，从内存的不足，到手上虽然有Xilinx板子，但 ...; 1834 23 0 23

nios

sunyzz 2012-12-24 16:27: NIOS II常用函数整理【转】; IO操作函数函数原型：IORD(BASE, REGNUM) 输入参数：BASE为寄存器的基地址，REGNUM为寄存器的偏移量函数说明：从基地址为BASE的设备中读取寄存器中 ...; 1229 7 1 8

nios 函数

FPGADeveloper 2012-12-21 23:19: 基于XILINX FPGA嵌入式系统设计与开发详细目录3; 嵌入式设计篇第一章嵌入式软核MicroBlaze------------------------------------------------------------------------------ 7.1 可编程片上系统 ...; 1423 11 0 11

基于xilinx fpga嵌入式系统设计与开发详细目录3

FPGADeveloper 2012-12-21 23:18: 基于XILINX FPGA嵌入式系统设计与开发详细目录2; 逻辑设计篇第一章 ISE使用详解----------------------------------------------------------------------------------- 4.1 ISE界面详解 4.1. ...; 1006 12 0 12

基于xilinx fpga嵌入式系统设计与开发详细目录2

FPGADeveloper 2012-12-21 23:16: 基于XILINX FPGA嵌入式系统设计与开发详细目录1; 基础篇第一章 FPGA入门基础----------------------------------------------------------------------------------- 1.1 FPGA特点与应用 1.2 ...; 1175 9 0 9

基于xilinx fpga嵌入式系统设计与开发--详细目录

用户427466 2012-12-21 16:39: 那些年，我们拿下了FPGA-第13章抽象级别的描述; 第13章抽象级别的描述前面我们介绍了这么多Verilog的基本语法，最终目的还是要通过这些语句来描述电路，不管你是用if语句还是c ...; 4138 19 5 24

fpga altera verilog xilinx 建模教程

用户434979 2012-12-21 16:20: DSP_Builder中时钟信号的处理方式; 刚开始接触 DSP_Builder 工具时可能会对 clock 模块有些疑惑。 Clock 模块如下图所示。，我来说一下我的疑惑，看大家是否有同感，把 clock ...; 3082 19 0 19

clock dsp_builder derive_clock

用户434979 2012-12-21 15:01: Delay模块和Memory Delay模块深入剖析之三; 一个好的算法并不只是讲求功能的实现，功能的实现只是前提，而消耗更少的资源（更省钱）提供相同的功能才是王道。本文就给大家说一下笔者整理的一些省钱的方 ...; 2651 18 0 18

选型 cyclone dsp_builder m4k

用户434979 2012-12-21 10:45: Delay模块与Memory Delay模块深入剖析之二; 上一篇博文我们认识到了 Delay 模块和 Memory Delay 模块的区别，但是，貌似我们还有个问题没有明确，认识到它们的区别到底有什么作用呢？笔者先来将一 ...; 3193 23 0 23

fpga cycloneii m4k delay模块 memorydelay模块 le

用户434979 2012-12-21 10:05: Delay模块和MemoryDelay模块深入剖析之一; 用过 DSP_Builder 工具的朋友一定用过 Delay 模块，这个可是算法设计中必须用到的东西，它能让你的数据延时几个时钟再出现，那么在这个模块同一个 ...; 4653 27 0 27

fpga ram dsp_builder delay memorydelay m4k

用户612978 2012-12-20 10:21: sdram的学习心得——与初学者共勉; 一年前在EDN博客上发表的博文，后来由于改版，帐号丢失，最近又在别人分享里发现，粘贴过来，希望对有用的人有点帮助。最近刚走出校园 ...; 1991 13 3 16

sdram 学习心得

用户230415 2012-12-19 21:37: 转如何用verilog表示两个4x4矩阵的乘法运算？; http://zhidao.baidu.com/question/481184252.html 如何用verilog表示两个4x4矩阵的乘法运算？及单个矩阵的求逆，求verilog代码 ...; 3970 8 0 8

fpga

用户427466 2012-12-19 07:59: 那些年，我们拿下了FPGA-第12章说说块语句以及过程块(1); 第12章块语句以及过程块说说通过前面章节的学习，我相信大家对verilog有了一定的基础。大家在编程时会碰到这样的问题，用一个语句不能完全 ...; 3182 20 0 20

fpga altera verilog xilinx 教程过程块

578645627_583309889 2012-12-18 23:03: 常见协议; 简单的SPI，IIC，UART，复杂些的pci，pcie，sgmii，smi; 1382 18 0 18

常见协议

1 ... 201 202 203 204205206 207 208 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条