FPGA/CPLD
首页 FPGA/CPLD
用户433185 2013-3-15 11:48
关于Tabula FPGA的话题
最近关注了一下Tabula的产品,特别是这个公司的FPGA。我的关注源于Intel对Tabula的支持。最近和在FPGA方面有较深理解的几位人士简单聊了聊,以下是这次对话的主 ...
coyoo 2013-3-13 20:36
【博客大赛】PLL那些事之core输出抖动
PLL 那些事之 core 输出抖动 王敏志 概述          这里的 PLL 是指 ALTERA 的 FPGA 内部的 PLL , P ...
用户433351 2013-3-13 16:29
评论:@Open your mind 博客中提到的“【博客大赛】基于FPGA技术的键盘设计”
ADSL(Asymmetrical Digital Subscribe Line非对称数字用户线)是利用现有的双绞铜线(即普通电话线),以上、下行非对称的传输速率接入互联网,上行(从用户到 ...
残弈悟恩 2013-3-13 02:24
继续NIOS之路
最近由于很多原因,将NIOS放了一段时间,今天决定继续学习,因为自己画的主板也来了,就是还没焊接,急待焊接、调试,上面搭载的可是语音、视屏IC,很诱惑人 ...
用户1647968 2013-3-12 21:53
【博客大赛】【原创】基于ALTER 数字信号传输性能分析仪
...
残弈悟恩 2013-3-12 01:27
FPGA中的一些延时专业名词
看看吧,一点记录: http://blog.sina.com.cn/s/blog_489e45270100r31z.html
残弈悟恩 2013-3-12 00:37
FPGA之时序约束(input)
请看两个连接: 1.http://blog.sina.com.cn/s/blog_489e45270100jo19.html 2. http://bbs.ednchina.com/BLOG_ARTICLE_2117657.HTM
用户311656 2013-3-11 10:00
评论:@yoghourt's Blog 博客中提到的“『整理』关于Cyclone II Device的几种时钟”
不错
coyoo 2013-3-10 17:05
【博客大赛】PLL那些事之core输出抖动(续3)
PLL 那些事之 core 输出抖动(续 3 ) 王敏志 不同相位偏移测量总结: 表 1 :不同移相对应测试结果   ...
coyoo 2013-3-10 16:57
【博客大赛】PLL那些事之core输出抖动(续2)
PLL 那些事之 core 输出抖动(续 2 ) 王敏志 分析及结论 图 4 到图 28 显示了不同的相移对应的测试结果,图的左边是对应 HIT 在 ...
coyoo 2013-3-10 16:54
【博客大赛】PLL那些事之core输出抖动(续1)
PLL 那些事之 core 输出抖动(续 1 )   图 4 : 0 相移测量结果及对应位置 Raw BIN 数值 图 ...
特权ilove314 2013-3-9 14:59
【博客大赛】基于ARP请求和应答的TSE-MAC功能性验证
基于ARP请求和应答的TSE-MAC功能性验证          Qsys中集成了以太网MAC的IP核(姑且称它TSE-MAC),正所谓TSE(Triple Speed Ethernet) ...
残弈悟恩 2013-3-9 14:34
TimeQuest进阶(二)
摘要:做任何事都得有步骤,创新滴除外… 在FPGA时序的约束过程中,TimeQuest的操作是多种多样的,最后自己觉得还是有个属于自己的步骤,这样可以方便以 ...
coyoo 2013-3-9 12:48
【博客大赛】TimeQuest之Multicycle Path(续)
TimeQuest 之 multicycle paths 王敏志 (现在发现字数会莫名其妙超出) 实际应用实例    图 6 是本 ...
coyoo 2013-3-9 12:42
【博客大赛】TimeQuest之Multicycle Path
TimeQuest 之 multicycle paths 王敏志 概述          Multicycle paths 即多周期路径, 指的是两个寄存器之间数据要经过多个 ...
关闭 站长推荐上一条 /3 下一条