FPGA和CPLD-可编程逻辑器件-第202页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

coyoo 2013-2-6 18:31: 【博客大赛】基于FPGA的TDC那些事之设计资源LAB; 基于 FPGA 的 TDC 那些事之设计资源 LAB 王敏志概述详细了解 ALTERA FPGA 的 LAB 结构，在着重详细了解 Stra ...; 8628 23 7 30

fpga 博客大赛 tdc lab

FPGADeveloper 2013-2-5 09:25: Altera的几个常用的Synthesis attributes; 各厂商综合工具，对HDL综合时都定义了一些综合属性这些属性可指定a declaration,a module item,a statement, or a port connection 不同的综合方式。语 ...; 1530 16 0 16

altera synthesis attributes

coyoo 2013-2-3 20:04: 【博客大赛】FPGA设计之自动化; FPGA 设计之自动化王敏志概述所谓自动化设计，就是在逻辑设计流程中，有些过程需要反复进行，比如编 ...; 2424 18 0 18

fpga altera 自动化博客大赛

coyoo 2013-2-1 11:49: 【博客大赛】ModelSim使用问题一例; 本人一直致力于应用自动化ModelSim仿真流程，最近由于项目需要，调整Transceiver的使用。将之前笔者这方只做发送修改为增加一路接收通道，在 ...; 3203 18 0 18

modelsim 博客大赛

asus119_412419641 2013-1-31 21:43: FPGA调试之配置芯片电压设置; FPGA调试之配置芯片电压设置; 1203 15 0 15

配置芯片

用户216637 2013-1-29 21:24: VHDL语法总结1; 容易忽视的问题： generic map(FIFO_width=8, FIFO_depth=100) 注意是逗号，不是分号 signal 命名第一个字符不能为数字 1s_valid(×),,标示 ...; 2197 15 1 16

vhdl 语法

用户1501359 2013-1-27 18:56: DSP硬件实现的优化(八)— saturation, rounding的原理和实现; 在数字信号处理系统中，大部分情况下数据都是用定点表示。但是由于DSP经常使用到乘法器，那么两个定点数相乘后的数的位宽将是两个操作数位宽之和。比如 ...; 6986 7 0 7

fpga dsp

wxg1988 2013-1-24 17:24: 【博客大赛】做个有准备的人; 碰碰磕磕，毕业了最多的就是思考未来的路，有时候想着就觉得未来是那么遥远，自己却渐渐迷失自己的方向，未来的路需要重新定义，更需要一颗坚持到底，认真踏实 ...; 1222 11 0 11

fpga 博客大赛

coyoo 2013-1-24 15:30: 【博客大赛】ECO使用问题记录; Altera的QuartusII软件支持用户手动修改设计，一般在设计调试阶段需要更改很小部分的时候可以利用QII软件里的工具ECO来进行手动修改，修改后不 ...; 2020 21 1 22

altera 博客大赛 eco

用户420394 2013-1-21 12:06: CY7C68013自动下载固件驱动程序的配置; CY7C68013 自动下载固件驱动程序的配置 EZ Loader Custom USB Firmware Loader Driver 上面的一串英文是 cypress 公司的一个文档名称，是讲 ...; 2548 10 0 10

fpga

用户338498 2013-1-20 14:20: EEtimes 2012年度10佳文章; Top 10 Programmable Logic articles of 2012 http://www.eetimes.com/design/programmable-logic/4403530/Top-10-Programmable-Logic-articles ...; 1907 7 0 7

fpga

用户1501359 2013-1-19 22:54: DSP硬件实现的优化(五)—输入数据带缺口时反馈环路的优化; 在通信数字信号处理中，经常会遇到带有反馈环路的设计。例如数字时钟恢复或者自适应均衡滤波器。该类设计的基础都是对输入数据进行滤波或者均衡，调相 ...; 1470 6 0 6

fpga dsp

用户435631 2013-1-17 19:39: xilinxFPGA入门教程--二输入与门; 开发环境硬件： SPARTAN XC3S700A 软件： ISE11.1 1 二输入与门实例开发步骤 1.1 新建工程双击 ISE 图标，打开软件，新 ...; 2106 14 1 15

fpga xilinx 教程

FPGADeveloper 2013-1-17 13:32: 评论：@T_liber's Blog 博客中提到的“Altera的几个常用的Synthesis attributes”; 不错; 808 8 0 8

FPGADeveloper 2013-1-17 13:32: 评论：@T_liber's Blog 博客中提到的“怎么才能用SignalTAP II正确地观察wire和reg?”; 不错; 808 10 0 10

1 ... 198 199 200 201202203 204 205 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条