FPGA和CPLD-可编程逻辑器件-第203页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1501359 2013-1-8 21:59: Jimfan的FPGA实践笔记(一) — FPGA的特点和应用范围; 自从三年前毕业后参加工作，一直从事着FPGA或者和FPGA相关的工作。现在本人就这几年的经验，来谈谈FPGA的应用范围和其特点。 ...; 1519 4 2 6

fpga

coyoo 2013-1-8 17:50: 【博客大赛】基于FPGA的TDC那些事之三大难题; 基于 FPGA 的 TDC 那些事之三大难题王敏志概述利用逻辑来实现 TDC 功能面临几个难题，本文主要探讨其中最重要的 ...; 5451 30 1 31

fpga 博客大赛 tdc

用户1501359 2013-1-7 21:15: FPGA实践笔记（六）— FPGA内部SRAM资源; FPGA内部的CLB分为SLICE L和SLICE M，SLICE M与SLICE L大同小异，只是SLICE M里的LUT可以作为RAM来存储而已。说起RAM，不得不提起FPGA内部的 ...; 2948 5 1 6

fpga

用户1501359 2013-1-5 15:23: DSP硬件实现的优化(一)—FPGA中复数乘法器的优化; 在数字信号处理中，特别是在通信信号处理的应用中，经常会遇到复数乘法器。有些朋友可能会感到奇怪，信号都是实信号，哪来的复数呢？其实在通信信号中 ...; 5604 6 0 6

fpga

用户1501359 2013-1-5 15:23: DSP硬件实现的优化(二)—复数乘法中出现共轭时的资源优化方法; 在数字信号处理中，有时候会出现两个复数相乘，而其中一个被乘数为原始输入数的共轭的情况。举个例子：有两个输入信号：x1 = a+b*i， x2 = ...; 2383 5 2 7

fpga dsp

用户216637 2013-1-4 20:25: 关于单片机C语言与VHDL编程的思考; 单片机上C语言的特点：不需要考虑时钟及电平的变化，只要符合逻辑思维和控制需要控制程序，更多的时候是条件转 ...; 2793 13 1 14

vhdl 单片机c语言

coyoo 2013-1-4 18:30: 【博客大赛】PLL那些事之乘除因子; PLL 那些事之乘除因子王敏志概述 PLL 的基本概念可以在 ALTERA 的官方网站上找到详细的说明，这里 ...; 1852 12 4 16

altera pll 博客大赛乘除因子

残弈悟恩 2013-1-4 00:04: SignalTap II; 随着FPGA的更进一步学习，慢慢的走进了NIOS II ，NIOS II 的学习中由于要用到SDRAM，所以先拿ARAM练练手，毕竟SRAM简单吗，呵呵，可是Modelsim一直有问题，所 ...; 1964 24 0 24

signaltap

coyoo 2013-1-3 16:36: 【博客大赛】再谈ALTERA FIFO的读写控制; 再谈 ALTERA FIFO 的读写控制王敏志概述之前写过相同标题的文章，最近修改工程的时候翻看之前的文 ...; 5558 14 2 16

fpga altera fifo 博客大赛

残弈悟恩 2013-1-2 01:15: Verilog和FPGA建模学习心得（3）; 最晚为了总结逝去的2012，一直写到2点半，今天虽然是新年，可自己还是那个学习建模的自己，因为爸爸时常说：富人过年，穷人过难。看看今天的建模：LUT. ...; 1443 13 1 14

fpga verilog

FPGADeveloper 2013-1-1 23:27: 创芯SOC开发板; 创芯SOC开发板系统框图功能很强大欢迎大家提意见; 953 7 0 7

创芯soc开发板系统框图

用户430136 2012-12-31 11:44: nios ii 调试SDRAM读写; 最近想用Nios完成SDRAM读写的问题，可是总是出问题，如果不用SDRAM，即是直接对IO口赋值，能够正常的完成，可是当把数据先缓冲到SDRAM中，然后再进行读取一直 ...; 2745 5 2 7

nios

残弈悟恩 2012-12-31 02:06: Verilog和FPGA 建模学习心得（1）; 学习FPGA和Verilog时间不是很长很长，可仔细一算还是有段时间了，由于自身原因或者别的原因，FPGA和Verilog就一直没学好，虽然特权同学的学习方法和博客 ...; 1830 15 5 20

fpga verilog

残弈悟恩 2012-12-31 02:05: Verilog和FPGA建模学习心得（2）; 昨晚熬到2点，最后ARAM和NIOS ii 都指向了LED，“她”亮了，自己该研究别的了，今天做起了Modelsim的仿真，就那乘法算法来开刀，一天的算法研究让自己不仅对算 ...; 2821 17 0 17

verilog 建模

残弈悟恩 2012-12-30 01:55: 那一年在学SRAM之Verilog HDL; /* ************************************************************************************************ // Engineer : xymbmcu@163.com // Ta ...; 3438 23 2 25

verilog sram

1 ... 199 200 201 202203204 205 206 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条