FPGA和CPLD-可编程逻辑器件-第204页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1501359 2013-1-5 15:23: DSP硬件实现的优化(二)—复数乘法中出现共轭时的资源优化方法; 在数字信号处理中，有时候会出现两个复数相乘，而其中一个被乘数为原始输入数的共轭的情况。举个例子：有两个输入信号：x1 = a+b*i， x2 = ...; 2414 6 2 8

fpga dsp

用户216637 2013-1-4 20:25: 关于单片机C语言与VHDL编程的思考; 单片机上C语言的特点：不需要考虑时钟及电平的变化，只要符合逻辑思维和控制需要控制程序，更多的时候是条件转 ...; 2857 14 1 15

vhdl 单片机c语言

coyoo 2013-1-4 18:30: 【博客大赛】PLL那些事之乘除因子; PLL 那些事之乘除因子王敏志概述 PLL 的基本概念可以在 ALTERA 的官方网站上找到详细的说明，这里 ...; 1909 16 4 20

altera pll 博客大赛乘除因子

残弈悟恩 2013-1-4 00:04: SignalTap II; 随着FPGA的更进一步学习，慢慢的走进了NIOS II ，NIOS II 的学习中由于要用到SDRAM，所以先拿ARAM练练手，毕竟SRAM简单吗，呵呵，可是Modelsim一直有问题，所 ...; 2021 25 0 25

signaltap

coyoo 2013-1-3 16:36: 【博客大赛】再谈ALTERA FIFO的读写控制; 再谈 ALTERA FIFO 的读写控制王敏志概述之前写过相同标题的文章，最近修改工程的时候翻看之前的文 ...; 5609 15 2 17

fpga altera fifo 博客大赛

残弈悟恩 2013-1-2 01:15: Verilog和FPGA建模学习心得（3）; 最晚为了总结逝去的2012，一直写到2点半，今天虽然是新年，可自己还是那个学习建模的自己，因为爸爸时常说：富人过年，穷人过难。看看今天的建模：LUT. ...; 1469 14 1 15

fpga verilog

FPGADeveloper 2013-1-1 23:27: 创芯SOC开发板; 创芯SOC开发板系统框图功能很强大欢迎大家提意见; 970 7 0 7

创芯soc开发板系统框图

用户430136 2012-12-31 11:44: nios ii 调试SDRAM读写; 最近想用Nios完成SDRAM读写的问题，可是总是出问题，如果不用SDRAM，即是直接对IO口赋值，能够正常的完成，可是当把数据先缓冲到SDRAM中，然后再进行读取一直 ...; 2754 6 2 8

nios

残弈悟恩 2012-12-31 02:06: Verilog和FPGA 建模学习心得（1）; 学习FPGA和Verilog时间不是很长很长，可仔细一算还是有段时间了，由于自身原因或者别的原因，FPGA和Verilog就一直没学好，虽然特权同学的学习方法和博客 ...; 1840 16 5 21

fpga verilog

残弈悟恩 2012-12-31 02:05: Verilog和FPGA建模学习心得（2）; 昨晚熬到2点，最后ARAM和NIOS ii 都指向了LED，“她”亮了，自己该研究别的了，今天做起了Modelsim的仿真，就那乘法算法来开刀，一天的算法研究让自己不仅对算 ...; 2869 18 0 18

verilog 建模

残弈悟恩 2012-12-30 01:55: 那一年在学SRAM之Verilog HDL; /* ************************************************************************************************ // Engineer : xymbmcu@163.com // Ta ...; 3458 24 2 26

verilog sram

残弈悟恩 2012-12-29 13:50: 奇数分频电路的设计; 那一年我在学NIOS，学习过程中，自己遇到了好多问题，NIOS II 9.0和WIN7 的兼容性问题，如何修改运行程序的权限（想知道的网上一搜，多的很），再到NIOS I ...; 1223 16 2 18

verilog 奇数分频电路

sunyzz 2012-12-26 15:50: 在Nios II中使用Zip ReadOnly File System【转】; 原文出处：http://cqulpj.blogbus.com/logs/68406647.html 在使用Nios II IDE进行设计时，有时候需要用到文件系统，如果只是进行有文件格式的数据读 ...; 2157 7 0 7

nios

coyoo 2012-12-26 14:05: 同步设计; 同步设计的概念整个系统只有一个时钟，最多还有一些派生时钟。系统中大多存储元件都是时钟沿敏感元件（寄存器），而不是电平沿敏感的元件（锁存器）。 ...; 1306 20 0 20

fpga 同步设计

用户430136 2012-12-25 11:37: nios 中常见函数; （转）NiosII常用函数整理 IO操作函数函数原型：IORD(BASE, REGNUM) 输入参数：BASE为寄存器的基地址，REGNU ...; 1943 7 0 7

fpga

1 ... 200 201 202 203204205 206 207 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条