FPGA和CPLD-可编程逻辑器件-第198页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1687253 2013-4-8 00:00: 入住China EDN 博客第一天; 我是一个FPGA的新手，刚刚开始接触！学习FPGA的目的很简单，有点小兴趣····也许可能大概以后句靠它吃饭！目前最初的想法是，学一段时间的FPGA然后做 ...; 885 9 1 10

fpga 电源

sunyzz 2013-4-7 10:39: 【博客大赛】Xilinx-PCIE-BMD简介; 本文参考Xilinx PCIE应用用户手册，如有疑问可以参考源手册《xapp1052》 BMD结构如图所示。BMD由五部分组成：启动程序逻辑、目标逻辑、状态/控制寄存器、接口 ...; 4300 15 0 15

博客大赛 xilinx

Hoki 2013-4-5 23:38: 【博客大赛】u-boot; Zyny 芯片启动加载分为 3 步： 1. 芯片上电启动，首先读取 BootROM 中的程序，初始化一些必要的外设，然后根据专用引脚电平判 ...; 1872 24 0 24

uboot 博客大赛

FPGADeveloper 2013-4-4 00:06: 基于XILINX FPGA 的嵌入式系统设计与开发-第二章节选一; 2.2.2 Modelsim的使用对于FPGA设计人员来说，调用脚本进行批出来，比直接使用GUI更方便，后续的例程我们都将采用脚本进行仿真，因此，在 ...; 1129 10 0 10

fpga 基于xilinx 的嵌入式系统设计与开发-第二章节选

sunyzz 2013-4-3 21:33: 【博客大赛】FPGA开发板片外SRAM读写时序测试; 由于毕设需求片外SRAM，现对片外sram时序进行测试，下面会陆续更新其他测试，为大家以后的设计提供可能的参考，片外sram型号：IS61LV25616，FPGA芯片为a ...; 2358 8 2 10

博客大赛 fpga

coyoo 2013-4-3 09:39: 【博客大赛】ECO那些事之属性编辑器; ECO那些事之属性编辑器王敏志概述进行ECOs有两种方法，一种是直接在Chip Planner里进行，另外一种是在属性编辑器里进行ECOs。本文试图结合 ...; 3218 28 4 32

博客大赛 eco

用户1217756 2013-4-2 22:45: 换位思考多周期约束; 换位思考多周期约束 http://bbs.ednchina.com/BLOG_ARTICLE_3003477.HTM; 937 13 0 13

fpga 多周期

用户437441 2013-4-2 19:13: 评论：@FPGA学习历程博客中提到的“【原创】基于Verilog的VGA显示控制（有源码）”; 好的学习VGA资料; 518 1 0 1

用户437960 2013-4-2 15:53: FPGA小知识要点总结; 1：FPGA程序代码中最好不要使用全局复位信号，即有一个信号rst，一按下去，程序中所有的模块都复位； 2：对于程序代码中最好用信号，不要用变量，如果 ...; 2850 13 1 14

fpga

用户313737 2013-4-1 21:23: 项目总结【一】—— 设计初期规划; 在设计开始之前，必须先行思考并确定设计策略，这样才能指导诸如元器件的选择、工艺选择和电路板生产成本控制等工作，初期规划得越详细，中期实施 ...; 965 13 0 13

设计

sunyzz 2013-4-1 16:53: 【博客大赛】A LOW COST FPGA BASED USB DEVICE CORE; 翻译第三弹,原文《A LOW COST FPGA BASED USB DEVICE CORE》，翻译的不好，有兴趣的共同探讨。摘要：近年来，通用串行总线标准已经广泛应用到数据传输 ...; 1643 7 0 7

博客大赛 fpga，usb

特权ilove314 2013-3-31 21:16: 【博客大赛】基于In-System Memory Content Editor的LCD实时显示字符更改; 基于 In-System Memory Content Editor 的 LCD 实时显示字符更改本文来自《 SF-CY3 FPGA 套件开发指南 Ver3.00 》 7.5 节的工程实例设 ...; 2536 17 1 18

博客大赛 sf-cy3

用户1290686 2013-3-30 20:07: 评论：@yuanhaibin's Blog 博客中提到的“DDR2 SDRAM硬件设计中需要注意地方”; 总结的很好; 827 5 0 5

用户1392966 2013-3-30 16:15: FPGA工程师的7年之痒; 从06年开始，一直到现在，做了大约7年的项目，做了7年FPGA项目，从雷达信号处理、ADSL通信、到现在水声和声纳，做了十几个项目，都是信号处理和控 ...; 858 1 1 2

fpga

yunqi415_195556814 2013-3-29 23:49: Verilog 代码书写规范; 信号命名规则信号命名规则在团队开发中占据着重要地位，统一、有序的命名能大幅减少设计人员之间的冗余工作，还可便于团队成员代码的查错和验证。比 ...; 1610 3 0 2

verilog 规则

1 ... 194 195 196 197198199 200 201 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条