FPGA和CPLD-可编程逻辑器件-第208页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

telantan_858289931 2012-12-4 20:45: Zedboard: NFS服务配置(2); 再次测试 , showmount –e 127.0.0.1 mount –t nfs 192.168.1.50:/home/telantan/nfs tmp cd tmp touch hello.c ll ...; 1598 19 1 20

zynq zed nfs

telantan_858289931 2012-12-4 20:18: Zedboard: TFTP服务配置(3); TFTP 在调试中的应用经过前面的步骤，已经打通了宿主机与 Zynq 客户机之间的 TFTP 数据通道，下面就可以利用这个通道进行应用程序的调试了。 ...; 1322 21 1 22

zynq tftp

FPGADeveloper 2012-12-3 22:33: bootloader_elf_from_flash; bootloader_elf_from_flash /* *bootloader.c * * *Loads an ELF kernel from flash memory. * *auther:hegs * *mail ...; 1280 15 0 15

flash bootloader elf from

coyoo 2012-12-3 13:10: NIOSII 使用点滴; 在使用niosii有一些问题以及一些体会，摘录在此： 1、 NIOSII IDE写C代码的时候一行末尾斜杠“\”代表一句代码中本行写不完，两行代码或多行代码是 ...; 6790 11 1 12

fpga altera

coyoo 2012-12-3 13:10: Modelsim 仿真Altera器件; 1、从QII6.0开始支持从后台调用ModelSim进行仿真，具体步骤有以下几步： a、先在setting中EDA Tool Settings下选Simulation指定ModelSim的版本 ...; 3255 13 0 13

modelsim

coyoo 2012-12-3 13:09: Altera FPGA双功能脚使用; 1、忘记从哪个QII版本开始，当要使用配置引脚作IO的时候，必须更改设置；因为现在的默认设置这些引脚都为输入三态，所以使用之前必须更改。 ...; 3449 14 0 14

fpga altera

coyoo 2012-12-3 13:09: Altera高速Transceiver-GXB使用; GXB应用点滴体会 1、StratixGX GXB时钟注意事项 1）、REFCLK from Transceiver block0 and Transceiver block4 does not drive the I ...; 10377 13 4 17

fpga altera

coyoo 2012-12-3 13:07: VHDL写的同步FIFO(已调试通过的原代码); ------------------------------------------------------------------------------------------ -- Designer : Jerry Wang -- ...; 5113 11 1 12

fpga altera

coyoo 2012-12-3 13:07: PRBS验证; 在高速设计中为了测试高速串行通道传输的误码率，通常通过发送PRBS码来进行测试。对于PRBS的原理以及PRBS码的产生这里不做描述，今天主要论述 ...; 6738 13 1 14

fpga altera

coyoo 2012-12-3 13:06: 看了ilove的异步复位同步释放博文有感; 在博文中特权TX介绍说“Altera推荐的双层叠复位方式”，并且提供了基于Verilog的源代码。最近设计中有异步复位，就直接 ...; 3494 13 0 13

fpga altera

coyoo 2012-12-3 13:05: HDL转换工具; HDL语言转换工具，比如AHDL转VHDL或者Verilog以及VHDL与Verilog之间转换 1、这个工具就是将AHDL转换成VHDL和Verilog的：https://static.assets-stash. ...; 5604 7 6 13

fpga altera

coyoo 2012-12-3 13:05: 参考实例; 收集一些经过验证的参考实例 1、第一个上NIOSII的例子，包含了以下实例：a、对SDRAM定制控制；b、用户自制核挂靠NIOS核（IIC、VGA等）：part1https ...; 3778 9 3 12

fpga altera

coyoo 2012-12-3 13:05: 关于格雷码和格雷码计数器; 由于在异步fifo设计中要用到格雷码计数器，所以先来了解一下什么是格雷码吧。 1、什么是格雷码？ ...; 6194 11 1 12

fpga altera

coyoo 2012-12-3 13:04: 关于Assert、Deassert等几个概念; 读E文经常会碰到一些关键术语，平时都没有特别留意，最近在拜读Sunburst上关于异步FIFO的paper的时候发现里面大量使用了assert、de-assert等。 ...; 16298 9 4 13

fpga altera

coyoo 2012-12-3 13:04: DDR SDRAM控制器研究; Board：Altera CycloneIII Starter 开发板 DDR SDRAM器件：PSC（台湾力晶）A2S56D40CTP-G5PP(DDR4MX16X4BANKS)-32MBytes-256Mb。由于PSC产品不提供 ...; 5380 12 1 13

fpga altera

1 ... 204 205 206 207208209 210 211 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条