FPGA和CPLD-可编程逻辑器件-第223页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1707737 2012-8-15 00:14: 电子竞赛和状态机控制ADC采样电路（二）; （二）加上程序，字数超了。这一篇是上一篇的续，加了一个“垃圾型”的这个实验的代码。程序代码： -- 状态机 A/D采样控制电路 2012.07.26 ...; 1700 10 3 13

fpga 电子竞赛

用户1707737 2012-8-15 00:12: 电子竞赛和状态机控制ADC采样电路（一）; 8 月份了，现在实验室里面已经都在开始准备 9 月份的，区里面的大学生电子设计竞赛了，今年是偶数年还好，仅仅是区电子竞赛，20 13 年，那就是全国的大学生电 ...; 1671 12 0 12

fpga 电子竞赛

用户1685982 2012-8-14 21:50: 第一块FPGA板; 学了一段时间的FPGA，现在开始制作一块自己的板子。其实，手上有了好几块FPGA的样板，只要依葫芦画瓢，不用两天完全可以拷贝出一块有模有样的板子来。可是， ...; 868 9 1 10

特权ilove314 2012-8-14 20:12: HDL代码书写规范; HDL代码书写规范虽然没有“国际标准”级别的Verilog或VHDL代码书写规范可供参考，但是相信每一个稍微规范点的做FPGA/CPLD设计的公司 ...; 2244 12 2 14

代码 hdl 书写规范

FPGADeveloper 2012-8-10 00:15: Signal Denoising with Wavelets; Signal Denoising with Wavelets This numerical tour uses wavelets to perform signal denoising using thresholding estimators. Contents ...; 1463 9 0 9

signal denoising with wavelets

FPGADeveloper 2012-8-10 00:13: 基于MicroBlaze SOPC 设计--开篇; 学习SOPC，需要花费大量的时间，设计算法、语言、软硬件以及TOOL的使用~ 目前Altera 首推的是NIOS II 软核处理器，以及最近推出的SOC FPGA。与之对应的 ...; 1022 8 0 8

sopc 基于microblaze 设计--开篇

用户418398 2012-8-7 08:53: FPGA内部RAM的生成步骤及注意事项; 根据以下步骤设置参数，建立单口内存模式、简单双口内存模式、真正的双口模式等，具体参数的区别参照官方的技术手册中详细的资料。下面介绍具 ...; 4765 14 0 14

fpga ram 定义数据控制时钟设置内配ram

用户1629256 2012-8-5 20:02: 基于ISSI-IS61LV25616编写的fifo控制器（请热心网友大胆斧正，不吝赐教，重谢）; /** ****************************************************************************** * @file fifo_usv2.v * @author 西殿源 * ...; 2073 8 3 11

fpga verilog

用户421976 2012-8-3 23:51: 让低端FPGA也能跑nios; 第一次接触嵌入软核是公司一个项目中通信用422串口通信。其他的电路板的控制都是单片机，都好办。可是有一块板的控制虽然不太复杂，但必须 ...; 2741 7 4 11

fpga nios

用户1708388 2012-8-1 13:41: Spartan-6 GTP; 每个GTPA1_DUAL tile包含两个GTP transceivers和两个PLL。 PLL的参考时钟可来自外引脚、相邻GTPA1_DUAL、FPGA的PLL、GCLK。 ...; 1778 15 0 15

gtp

用户1614717 2012-7-31 17:16: EDA工具梳理; “工欲善其事，必先利其器”。EDA工具是IC 开发者进行数字系统开发的左膀右臂，但EDA工具五花八门，所以对各种EDA工具做一个总体的归类和描述，显得尤 ...; 1533 15 0 15

eda工具梳理

用户418398 2012-7-31 10:07: 【博客大赛】FPGA按键消抖; FPGA按键消抖按键波形如图所示，抖动的时间大约为20MS，在程序设计中，通过计时器的计数，当计数所达到的时间大于20MS，则认为按键被按下 ...; 1706 14 0 14

单片机 fpga stm32 博客大赛按键消抖

用户377227 2012-7-30 17:41: CPLD/FPGA的UART接口设计之系统时钟（晶振）和波特率关系探讨; UART（Universal Asynchronous Receiver Transmitter，通用异步收发器）是一种广泛使用的异步串行数据通信协议。目前大多数MCU、串口通信IC等 ...; 1844 10 0 10

fpga cpld uart 串口通信波特率

用户1707737 2012-7-29 21:42: 躺在床上的舒适、、; 每天，从早上8点过到实验室，晚上十一点多回到宿舍，虽是年轻，身子还是感觉有些疲倦！所以我总是很期待，洗簌完，踏实的躺上床的那一刻，因为那时候真的感觉 ...; 1287 10 3 13

用户1396832 2012-7-27 22:32: 针对独立式按键消抖的verilog硬件描述; 本人是个初学者，在网络上看了一些高手针对独立式按键消抖的verilog建模，为了练手在他们的基础上改编了按键的采样方式，请大家指点！如下： /* ...; 1188 1 0 1

fpga

1 ... 219 220 221 222223224 225 226 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条