FPGA和CPLD-可编程逻辑器件-第225页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1707737 2012-7-22 12:07: 散漫！！; 看到这样的情况，我心里暗暗的觉得，有那么一点儿不舒服，看看每个人的进度和学习态度，似乎有那么一点儿不对劲！记得最开始和邹老师聊天的时候， ...; 1068 7 0 7

fpga

用户1614717 2012-7-21 23:22: 后仿真=形式验证+ 静态时序分析？; 后仿真能否被形式验证(Formal Verification)和静态时序分析（Static Timing Analysis）所取代验证的主要目的：就是检查时间 ...; 2059 21 0 21

后仿真形式验证静态时序分析

用户1614717 2012-7-21 22:20: 开发工程师人生之路！（强烈推荐）转载; 恭喜，你选择开发工程师做为自已的职业　　悲哀，你选择开发工程师做为自已的职业　　本文所指的开发工程师，仅指程序开发人员和以数字电路 ...; 1735 15 4 19

fpga开发工程师

用户421629 2012-7-21 08:30: 采用反射式倾角测量原理的激光测距系统设计; 引言　　光固化快速成形以光敏树脂为原料,激光器发出的紫外激光光束在控制系统的控制下,按零件的各分层截面信息在光敏树脂表面进行逐点扫描。被扫 ...; 735 11 0 11

检测光

用户1707737 2012-7-20 18:25: 高兴-EDNchina 的小组也建立起来了; 呵呵，在网友 “ 胖螃蟹 ” 的建议下，我刚刚申请建立了一个小组，很高兴，能和EDNchina 里面的网友一起分享我们的学习经历。前面很早 ...; 1126 11 2 13

fpga 学习小组

用户1614717 2012-7-20 11:30: 数字IC工程师的技能树; 数字IC工程师的技能树今天与同事聊起了IC工程师的修养等问题，结合不久前的一个想法，总结成文，抛砖引玉，欢迎讨论和补充，转载请注明。 RT ...; 1083 15 0 15

设计数字模块

用户1707737 2012-7-19 22:33: 学习小组情况; 在邹老师的要求，任务，分配和计划下，我们开始了学习。前期学习，主要是看EDA那本书，然后了解基本的概念，熟悉VHDL语言的基本语法和结构，然后前面十几天以实 ...; 1447 9 1 10

fpga

用户1707737 2012-7-19 12:00: FPGA学习小组; 很高兴，随着和邹老师的不断讨论和商量，现在我们的FPGA学习小组正式建立起来了，我们开始正式进入了这个世界！万事开头难！相信只有不断的努力和 ...; 805 8 2 10

fpga

用户1614717 2012-7-18 14:31: Verilog实现的4.5倍分频; 代码如下： module div_4_5(clk,rst,clkout); input clk,rst; output clkout; reg cnt_p; reg c ...; 2376 10 1 11

verilog实现的4.5倍分频

用户418398 2012-7-17 11:47: 基于FPGA的旋转广告盘; 摘要本设计是旋转LED点阵广告牌，采用Altera公司Cyclone II系列的FPGA芯片CycloneIIEP2C5T144C8N作为核心器件实现对各功能模块电路的控制、同步检测、数 ...; 1749 14 0 14

单片机 fpga led cycloneii 三相电机接单相电

用户1614717 2012-7-17 09:31: 2011年中国IC设计十佳; 过去的2011年由于电子产品除手机外如电脑、电视等普遍低迷，直接导致全球半导体萎靡不振，由于中国集成电路设计公司普遍规模不大，2011年表现突出的公 ...; 1029 9 0 9

2011年中国ic设计十佳

用户1614717 2012-7-17 09:30: 用Verilog语言实现奇数倍分频电路 3分频 5分频 7分频; 众所周知，分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的 ...; 1877 10 0 10

奇数倍分频电路

用户421530 2012-7-17 00:26: 于细微中见区别（1）---阻塞&非阻塞赋值（Verliog HDL）; 阻塞赋值——“=” ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 非阻塞赋值——“〈=” 为了说明方便 ...; 1950 22 2 24

verliog hdl 阻塞和非阻塞赋值区别

用户913991 2012-7-16 09:11: SDRAM中对突发的理解; 申明：本贴转自杜金树的空间，在此向博主表示，感谢，其精妙的话语，一语道破，故将此分享，让苦恼于此的网友们，少走些弯路。 http://hi.baidu.com/%B6%C5 ...; 4353 21 1 22

sdram 突发 burst

用户602853 2012-7-12 10:30: FPGA基础知识（转载）; 1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。答案应该与上面问题 ...; 1348 2 0 2

fpga

1 ... 221 222 223 224225226 227 228 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条