FPGA和CPLD-可编程逻辑器件-第259页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户334281 2011-6-23 15:07: 奥酷移动流媒体盒 Aoku 3GLiveBox; 奥酷移动流媒体盒 Aoku 3GLiveBox 一 ...; 745 4 0 4

用户365697 2011-6-22 22:54: verilog 起步; 本来期末考试应该是很忙碌的，但是我还是不想把时间全部花费在复习备考上，所以就准备学点新的东西，于是把目光瞄准了FPGA。所以开始了Verilog 的学习。 Veri ...; 1734 10 1 11

用户1609127 2011-6-22 10:18: VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1; VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B9dZl-qFVox ...; 6224 20 10 30

用户345647 2011-6-21 17:06: 适合初学者的Cyclone III FPGA开发板; giftFPGA-A3 mini 开发板的硬件配置： ● Altera Cyclone III EP3C5 芯片 ● 16Mbit(2M Byte)FLASH 配置芯片EPCS16 ● 6 ...; 2987 1 3 4

用户345647 2011-6-21 17:04: 【FPGA与CPLD的区别】; 尽管很多人听说过CPLD，但是关于CPLD与 FPGA 之间的区别，了解的人可能不是很多。虽然FPGA与CPLD都是“可反复编程的逻辑器件”，但是在技术上却有一些差异。简 ...; 1778 5 0 5

ash_riple_768180695 2011-6-20 22:22: ISE工程文件的管理--如何建立一个最小工程; 最近由于维护一个老项目的需要，我在研究ISE工程文件的文件类型和管理。从版本控制服务器检出这个工程，花费了几十分钟的时间，传输了近4000个文 ...; 8917 18 2 20

用户337008 2011-6-20 15:25: 对讲机代理对讲机问题大全（一）; ?????????ā─?ā?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? ...; 844 2 0 2

用户332861 2011-6-20 09:28: DMP9051多参量差压变送器厂家多参量变送器供应商多参量变送器批; DMP9051多参量变送器：集差压变送器、温度变送器、压力变送器、流量积算仪与一体的新型变送器，可显示工作压力、温度、瞬时、累积流量。并可对气体、蒸汽 ...; 816 2 0 2

578645627_583309889 2011-6-19 16:19: 手动仿真4位计数器 modelsim; 首先附上代码： `timescale 10ns/1ns module cnt4 ( input clk, //时钟 input rst, //复位脚 input d, //输入 input load, //预 ...; 2457 10 0 10

578645627_583309889 2011-6-19 06:37: 初学VERILOG 点灯程序; //日期：2011年6月19日 //文件功能：实现点灯效果 module led(led);//模块名 led output led;//定义输出端口 assign led=8'b11111111;//输出0xaa endmodule 主 ...; 2163 9 0 9

578645627_583309889 2011-6-19 06:02: ModelSim SE 6.0使用说明; 1.打开ModelSim SE 6.0软件，然后再新建工程，FILE下的NEW project如下图所示： 2。创建完工程后就是加载需要仿真文件了如下图： 3.这是 ...; 2642 12 0 12

用户345647 2011-6-18 17:40: 什么是FPGA; 作为众多产品开发中的关键器件，FPGA已备受各方面瞩目。您可能听说过FPGA，但不是很了解，或者您已经知道FPGA的存在，但不太清楚近期的动向简单来说，FPGA就 ...; 2023 5 0 5

用户345647 2011-6-18 17:04: 【FPGA礼物教程】完成你的第一FPGA项目; LED 程序对于 Verilog HDL 就像 Hello World 程序对于 C 语言一样，初学者首先应该完成的程序应该就是 LED 程序。本实验的软硬件环境： 1 ...; 2386 4 0 4

578645627_583309889 2011-6-18 15:04: VHDL实现单个数码管0--9; 主要是用VHDL实现0--9的计数，首先是分频进程，然后是计数0--9直接选择输出段码，程序代码如下： --时间：2011年6月18日 --文件功能：计数器0-99 --A 1 ...; 2687 8 0 8

wrhwindboy 2011-6-18 07:46: 如何在Debussy / Verdi显示state名称帮助debug; 两种方法 1. 當使用Debussy / Verdi開始*.fsdb檔後，儘管拉進來的信號是FSM state，預設只會顯示state encoding所代表的數值當然這是正確的，但若 ...; 5345 3 0 3

1 ... 255 256 257 258259260 261 262 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条