FPGA和CPLD-可编程逻辑器件-第255页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1615925 2011-7-23 16:13: 利用FPGA结合74LS138和74LS148功能; 74138 和 74148 分别是 3-8 译码器和 8-3 编码器。启源师兄让我们结合其功能，意思应该就是一个芯片，当信号从三线端输入，则八线端可以作为输出，此时 ...; 3476 15 2 17

wrhwindboy 2011-7-23 07:37: DES算法的介绍和实现(下); INT32 handle_data(ULONG32 *left , ULONG8 choice) { INT32 number = 0 ,j = 0; ULONG32 *right = left ...; 1824 7 0 7

wrhwindboy 2011-7-23 07:36: DES算法的介绍和实现(中); 三.文件加密解密工具在《DES算法的介绍和实现（上）》一文中，介绍了DES算法的原理，在本文中将给出一个文本文件加密工具的具体实现代码。 3.1 实现的介绍 ...; 2005 7 0 7

wrhwindboy 2011-7-23 07:35: DES算法的介绍和实现(上); 一.DES算法介绍 DES( Data Encryption Standard)算法，于1977年得到美国政府的正式许可，是一种用56位密钥来加密64位数据的方法。虽然56位密钥的DES算法已 ...; 1942 8 0 8

wrhwindboy 2011-7-23 06:59: FIFO 深度！; 如果数据流连续不断则FIFO深度无论多少，只要读写时钟不同源同频则都会丢数； FIFO用于缓冲块数据流，一般用在写快读慢时， FIFO深度 / （写入速率 - 读出速率 ...; 2770 7 0 7

wrhwindboy 2011-7-23 06:51: 用Ｖｅｒｉｌｏｇ实现基于ＦＰＧＡ的通用分频器; 在复杂数字逻辑电路设计中，经常会用到多个不同的时钟信号。介绍一种通用的分频器，可实现 2 ～ 256 之间的任意奇数、偶数、半整数分频。首先简要介绍了 FPGA ...; 3692 6 0 6

用户362167 2011-7-22 17:56: IP内核的新层面; 最近一段时间，在FPGA架构和基础软件设计工具上，我们已经花费太多的工夫，这使得我们忽视了构成FPGA库的IP核。现在，是该进行补救的时候了，因为RF Engine ...; 1451 0 0 0

用户362167 2011-7-22 17:39: Lattice依靠中端产品，平衡设计与外包; Lattice Semiconductor做出了一个很有意思的决定，公司将不再依赖高端性能和高密度的产品，而转向中端FPGA和高性能、低密度CPLD产品。莱迪思新上任的CEO ...; 1134 0 0 0

用户970530 2011-7-22 13:23: 脉冲边沿检测; //************************************************************** module detecedge( clk,rst_n, singalin, singalout ...; 1411 8 0 8

用户970530 2011-7-22 13:23: 时钟与复位设计; module pll_ctrl( clk, clk50M,clk20M,clk5M, rst_n50M,rst_n20M,rst_n5M ); input clk; //50M时钟输入 output ...; 1424 10 0 10

jlx_cuc 2011-7-22 12:58: 由简单的加法器揭秘FPGA底层实现; 近日在用 QuartusII 做时序仿真的时候突然发现了一个奇妙的事情，仔细研究后发现 FPGA 电路的实现原来还有一定的奥秘。首先 ...; 3602 13 2 15

用户318962 2011-7-21 17:32: FPGA开发板基础知识及应用简介; 　　据研究分析称FPGA开发能力对工程师而言将成为类似C 语言的基础能力之一，面对这样的发展趋势，你还能简单地将FPGA 当成一种逻辑器件吗？还能对FPGA 的发展 ...; 2507 7 0 7

用户1047837 2011-7-20 15:56: UltraEdit 15 下 verilog语音着色; ue软件很好用，可以对Verilog语言着色，现在ue15的着色文件变成了*.uew。ue默认的*.uew文件放在mydocument中，也可以放在安装目录下，通过高级\配置\编辑器显 ...; 2566 6 0 6

用户1679841 2011-7-17 23:19: Quartus II 中keep属性的应用; 笔者是学习FPGA的新手，可以说是刚刚入门级别的，很幸运能够有特权同学的帮助。和特权同学一样，笔者也热爱FPGA的开发，并且渴望成为一位高水平的电子工程师， ...; 2978 3 0 3

用户1670661 2011-7-17 22:33: DE2上SDRAM实验; 今天终于将SDRAM跑通了，写个总结吧。最开始的时候的错误是没有加JTAG模块。然后在用NIOS编程下载时，看到0%的标志误以为是错误，其实没有问题，因为代码太 ...; 1300 1 1 2

1 ... 251 252 253 254255256 257 258 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条