FPGA和CPLD-可编程逻辑器件-第252页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户422901 2011-7-30 20:09: 一篇很好的文章，学verilog的可以好好看看！(转载); 规范很重要工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计 ...; 2441 5 1 6

用户422901 2011-7-30 20:09: EDA工具使用; EDA工具的使用源文件fp.v 激励文件fp_test.v 一．NC+Verdi 1. 修改配置文件当前用户根目录 .cshrc ls ...; 2811 7 0 7

用户422901 2011-7-30 20:08: 数字IC设计流程; 1884 7 0 7

用户422901 2011-7-30 20:08: 10分频源代码与仿真激励; 本代码为EDA工具的实验代码。有些有特定的编码规则（如用finish不用stop, 不加`timescale 1ns\1ps等） module fp(clk,rst_n, fm); input clk; i ...; 2855 7 0 7

用户422901 2011-7-30 20:07: 加法器流水线和分流水线的实现代码; // 加法器的分流水线实现 module adder8(cout,sum,clk,cina,cinb,cin); input cina,cinb; input clk,cin; output sum; output ...; 1288 6 0 6

用户967659 2011-7-30 16:19: 解决Modelsim SE 导入注册码错误问题; 电脑用户名为中文造成Modelsim SE读取注册文件错误今天安装Modelsim SE6.5的时候，使用网上的破解软件破解；发现使用Modelsim License Wizard导 ...; 2646 11 0 11

用户1254810 2011-7-30 11:52: Altera：光纤互联技术满足带宽和成本需求; “每个人都希望拥有更多的带宽，而目前铜线连接在速率瓶颈、数据丢失和较高的成本等方面的问题已让设计者越来越头疼”， Altera IC 工程副总裁 Bradl ...; 2637 10 0 10

用户412852 2011-7-30 10:51: FPGA学习手记（二）简单功能仿真及Verilog基础电路设计; FPGA 学习手记（二）简单功能仿真及 Verilog 基础电路设计看了某兄的一篇文章，讲到学 FPGA 切不可急功近利，大概是受到 STM32 ...; 4784 10 1 11

用户1634340 2011-7-30 10:39: 培训六第一部分（flash控制）; 我就说我写的应该不会有错，但看signaltap，怎么一直在写状态里面跳转，查了半天，原来是数字写错了。。。细节啊这次只是最基本的falsh控制，操作他的读写 ...; 1411 9 0 9

用户1254810 2011-7-30 10:24: Xilinx：FPGA带动通信基础设施的革新; “ iPhone 的大规模应用代表了对带宽新需求的出现，为了应对这些需求，就需要通信基础设施的革新，而 FPGA 则成为这一革新的代表。市场对带宽、可 ...; 3040 8 0 8

用户1600457 2011-7-30 09:57: testbench 中仿真时间单位需注意; 最近在仿真时候，总是遇到没有数据的情况。根据以往经验，编写的程序应该是没有什么问题的，因为在很简单的计数都无法获得正常数据。翻开其他正常的工程中我发 ...; 2992 9 0 9

用户291939 2011-7-30 01:27: QUARTUS综合后仿真复位值和代码不一致的思考; 在用 ModelSIM 做 post-synthesis 仿真时遇到一个问题，一个计数器明明复位时给它赋值为 20 ，可是仿真时却显示复位值为 0 ，如 ...; 4607 4 0 4

用户291939 2011-7-29 22:25: SignalTap II逻辑分析仪的使用（包括简单的触发和一些高级触发）; 原文：ALTERA官方英文版。需要的点下载 SignalTap.pdf 。本文由本人原创翻译，水平有限，仅学习所用，有错误请指正。一、例子 ...; 12774 5 6 11

用户362508 2011-7-29 19:46: 用verilog编写的多功能数字钟(ZT; 标题:用verilog编写的多功能数字钟(ZT) 字号 9 pt 10 pt 12 pt 14 pt 16 pt 19 pt 用verilog编写的多功能数字钟2007年07月04日星期三 10:45 module clock ...; 840 3 0 3

用户76946 2011-7-29 16:58: 赛灵思第二款28nm FPGA 产品系列Virtex-7推出; 前不久，赛灵思（Xilinx ）公司推出了该公司第二款28nm FPGA产品— Virtex-7系列的首款产品（ Virtex-7 485T ）。 ...; 2552 6 0 6

1 ... 248 249 250 251252253 254 255 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条