FPGA和CPLD-可编程逻辑器件-第253页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1401037 2011-7-29 16:12: 关于Quaitus II仿真的问题; 你直接建立一新的波形文件，然后直接保存到项目文件中，记住名字和实体是一样的！当然源程序在这之前要先编译一下！然后直接在波形文件中右击选择Insert中的inse ...; 1016 11 0 11

用户1396350 2011-7-28 11:44: SDRAM控制器调试总结; SDRAM调试总结 SDRAM调试做了很久，也想了很多方法。采用的是特权同学的代码，经过仿真测试，上板调试的时候，串口上总是没有数据，一直为FF。后来在synplify中 ...; 3358 3 3 6

用户412852 2011-7-27 18:28: FPGA学习手记（一） FPGA入门及建立FPGA开发环境; FPGA 学习手记（一） FPGA 入门及建立 FPGA 开发环境一直没有勇气涉足 FPGA 领域，虽说在学院限选课里也学过大规模可编程逻辑器件，接触过 Qu ...; 5506 11 2 13

用户1321251 2011-7-27 09:59: 调试FPGA诡异现象; 板子回来后，首先测试FPGA能否正常下载，并且正常工作。下载成功，用了最简单的测试LED闪烁的程序测试FPGA能否正常工作。这时候有意思的事情出现了，LED并没有 ...; 1463 11 0 11

用户1600457 2011-7-26 21:28: 求助 cyclone iii 在modelsim中仿真RAM 无法实现; 最近在用cyclone iii 的器件编写有关通信模块。我在调用RAM的时候在modelsim中根本无法启动，也就是RAM的时钟都没有。不知道是什么原因。我在modelsim中添加的 ...; 3285 8 2 10

用户1634340 2011-7-26 21:03: 培训五（DDS信号源）; /*DDS信号源 U1:key_code port map(clk,rst,key,seg_data,sel,addr); U2:add32 port map(clk,rst,addr,sum_out); U3:rom1 port map((sel ...; 2305 9 0 9

用户1600457 2011-7-26 20:26: DDS的编写(verilog); 先说说DDS算法的基本原理： DDS是直接式数字频率合成的简称。它在无线通信系统实现中是一门关键技术。其实，DDS在FPGA 中的实现方法说白了就是在定义好的R ...; 6133 11 5 16

用户1600457 2011-7-26 20:19: modelsim仿真时候input数据在testbench中编写的注意点; 这两天翻出前几天编写的DDS的程序，重新改了点，把输出信号选择给去掉了，只留下原来的输出正弦波以及余弦波信号。但是，在modelsim中重新仿真的时候却死活 ...; 3703 10 0 10

用户183270 2011-7-26 20:11: chipscope数据导入matlab; 借助 matlab 对 chipscope 采集的数据进行分析，希望对大家有用！ 1、首先按平时一样用 chipscope 对数据进行采样！不过为 ...; 5166 9 2 11

用户795308 2011-7-26 17:46: 日视监控摄像机/监控摄像机报价/阵列式监控摄像头/网络监控摄像头; 日视监控摄像机/监控摄像机报价/阵列式监控摄像头/网络监控摄像头无论选购或是调试监控摄像头都应该了解监控摄像头的四大要点：最大光圈、焦距、近摄能力、表 ...; 670 3 0 3

用户1600457 2011-7-26 09:25: 终于把交织器调试好了; 哎，第六天了，终于把交织器给调试好了。还是多亏了学长的帮忙啊。有时候，学技术有人提点真是一种万幸啊。一个人在一种思维中打转往往会出不来，这时候要是有 ...; 1160 8 0 8

用户1634340 2011-7-25 20:13: 培训四内容(第一部分-分频计数器); 一.分频器 1.奇数分频(5分频)：改下代码如下： //5分频 module div5_out( input clk, input rst_n, out ...; 1448 7 0 7

用户1634340 2011-7-25 20:12: 培训四（第二部分-简单的数码管显示）; //数码管简单显示 //8个数码管，前4个固定显示1,2,3,4.。后四个的前三个显示1,2,3.最后一位循环显示1-4（1hz） module seg( input clk, input rst_n, o ...; 1726 8 0 8

用户1064897 2011-7-24 22:58: FIFO的使用注意; 一个最简单的 FIFO 如下图：左图包括数据输入 data ，输出 q ，写请求 wrreq ，读请求 rdreq ，时钟 clock ， FIFO 满标志位 full ...; 1210 0 0 0

用户1064897 2011-7-24 22:55: Altera器件型号指南; 1. 其型号编号方式 EP1C 代表 Cyclone 器件， EP2C 代表 Cyclone II ， EP3C 代表 Cyclone III ， EP4C 代表 Cyclone IV ， EP5C 代表 Cyclone V ...; 1088 0 0 0

1 ... 249 250 251 252253254 255 256 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条