FPGA和CPLD-可编程逻辑器件-第254页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1600457 2011-7-26 21:28: 求助 cyclone iii 在modelsim中仿真RAM 无法实现; 最近在用cyclone iii 的器件编写有关通信模块。我在调用RAM的时候在modelsim中根本无法启动，也就是RAM的时钟都没有。不知道是什么原因。我在modelsim中添加的 ...; 3301 8 2 10

用户1634340 2011-7-26 21:03: 培训五（DDS信号源）; /*DDS信号源 U1:key_code port map(clk,rst,key,seg_data,sel,addr); U2:add32 port map(clk,rst,addr,sum_out); U3:rom1 port map((sel ...; 2350 9 0 9

用户1600457 2011-7-26 20:26: DDS的编写(verilog); 先说说DDS算法的基本原理： DDS是直接式数字频率合成的简称。它在无线通信系统实现中是一门关键技术。其实，DDS在FPGA 中的实现方法说白了就是在定义好的R ...; 6185 11 5 16

用户1600457 2011-7-26 20:19: modelsim仿真时候input数据在testbench中编写的注意点; 这两天翻出前几天编写的DDS的程序，重新改了点，把输出信号选择给去掉了，只留下原来的输出正弦波以及余弦波信号。但是，在modelsim中重新仿真的时候却死活 ...; 3730 10 0 10

用户183270 2011-7-26 20:11: chipscope数据导入matlab; 借助 matlab 对 chipscope 采集的数据进行分析，希望对大家有用！ 1、首先按平时一样用 chipscope 对数据进行采样！不过为 ...; 5193 9 2 11

用户795308 2011-7-26 17:46: 日视监控摄像机/监控摄像机报价/阵列式监控摄像头/网络监控摄像头; 日视监控摄像机/监控摄像机报价/阵列式监控摄像头/网络监控摄像头无论选购或是调试监控摄像头都应该了解监控摄像头的四大要点：最大光圈、焦距、近摄能力、表 ...; 695 4 0 4

用户1600457 2011-7-26 09:25: 终于把交织器调试好了; 哎，第六天了，终于把交织器给调试好了。还是多亏了学长的帮忙啊。有时候，学技术有人提点真是一种万幸啊。一个人在一种思维中打转往往会出不来，这时候要是有 ...; 1191 8 0 8

用户1634340 2011-7-25 20:13: 培训四内容(第一部分-分频计数器); 一.分频器 1.奇数分频(5分频)：改下代码如下： //5分频 module div5_out( input clk, input rst_n, out ...; 1463 7 0 7

用户1634340 2011-7-25 20:12: 培训四（第二部分-简单的数码管显示）; //数码管简单显示 //8个数码管，前4个固定显示1,2,3,4.。后四个的前三个显示1,2,3.最后一位循环显示1-4（1hz） module seg( input clk, input rst_n, o ...; 1748 8 0 8

用户1064897 2011-7-24 22:58: FIFO的使用注意; 一个最简单的 FIFO 如下图：左图包括数据输入 data ，输出 q ，写请求 wrreq ，读请求 rdreq ，时钟 clock ， FIFO 满标志位 full ...; 1238 0 0 0

用户1064897 2011-7-24 22:55: Altera器件型号指南; 1. 其型号编号方式 EP1C 代表 Cyclone 器件， EP2C 代表 Cyclone II ， EP3C 代表 Cyclone III ， EP4C 代表 Cyclone IV ， EP5C 代表 Cyclone V ...; 1104 0 0 0

用户1064897 2011-7-24 22:47: 边沿检测法之彻底理解; 看了一篇《神奇的硬件秒速边沿检测技术》的 blog ，看了一遍没看懂，于是自己也模拟了一下，看波形图，看着看着突然一下子开窍了，哈哈，实践出真知！ ...; 2541 1 2 3

用户1064897 2011-7-24 22:28: 两段式DS1820 verilog的实现; 写DS1820的时候发现网上的都是一段式状态机，就想写一个两段式的，可是花了一个星期才写好，编译的时候总是有组合环合锁存器的警告，怎么都去不掉，一直在 ...; 806 0 0 0

用户371213 2011-7-23 23:13: FPGA的GTP信号PCB布线要点; FPGA的GTP信号PCB布线要点千兆位级串行I/O技术有着极其出色的优越性能，但这些优越的性能是需要条件来保证的，即优秀的信号完整性。例如，有个供应商报告说 ...; 3009 1 0 1

用户401140 2011-7-23 22:00: Xilinx的EPP与Actel的Smartfusion与Altera的Nios II; 前几天Xilinx公司和我所在院系联合成立了个信号处理联合实验室，xilinx公司的经理给我们做了一个报告，着重介绍了一下他们的zynq-7000 的epp（ Extensible Pr ...; 2303 16 3 19

1 ... 250 251 252 253254255 256 257 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条