FPGA和CPLD-可编程逻辑器件-第178页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

liang890319_284707880 2013-9-10 13:57: fpga学习日记26，AD DA以及verilog代码实例汇总; 这篇日志是本阶段最后一篇关于接口通信的实例后续将把学习重心放在硬件设计和存储显示上面本文分三部分 1，AD转换分 ...; 12277 23 1 24

verilog tlc tlc5620

liang890319_284707880 2013-9-10 11:15: 我的FPGA入门学习计划; 本文是自己初步学习fpga的一个计划，由于这个月才开始接触的fpga所以可能有认识不足的地方还请各位大侠指点 (ps本文涉及到的书籍大部分都 ...; 7216 17 12 24

fpga

用户1701511 2013-9-10 09:36: 基于DSP与FPGA的光栅地震检波器的信号处理; 　　 0 引言　　在石油地震勘探中，地震仪通过地震检波器采集信号。地震检波器是为了接收和记录地震波而设计的一种精密的机械、电子组合装置，是地震勘探 ...; 1344 22 0 22

DSP FPGA 光栅地震检波器

用户1697878 2013-9-7 14:14: 三种常见的FPGA结构; 随着FPGA的生产工艺不断提高，各种新技术被广泛应用到FPGA芯片的设计生产的各个环境。其中，生产工艺结构决定了FPGA芯片的特性和应用场合。如图 ...; 2675 11 0 11

fpga 常见结构

用户1697878 2013-9-7 13:55: 学习FPGA，可从事什么领域的工作; FPGA的应用领域最初为通信领域，但目前，随着信息产业和微电子技术的发展，可编程逻辑嵌入式系统设计技术已经成为信息产业最热门的技术之一，应用范围遍及航空 ...; 2111 9 0 9

fpga 应用领域

用户1697878 2013-9-7 13:16: 三种常见的FPGA结构; 随着FPGA的生产工艺不断提高，各种新技术被广泛应用到FPGA芯片的设计生产的各个环境。其中，生产工艺结构决定了FPGA芯片的特性和应用场合。如图1.1 ...; 1621 11 0 11

fpga 常见结构

用户443600 2013-9-7 09:42: 基于Xilinx FPGA 的动态局部重配置（DPR）简介; 据我所知到目前为止只有xilinx的FPGA支持动态局部重配置（DPR）。 FPGA的重配置（也叫重构）分为全重构和局部重构，全重构是将整体bitstream 文件d ...; 1621 3 0 3

fpga

用户421418 2013-9-7 08:10: Cyclone器件全局时钟尽在掌控; 　　 EDN博客精华文章作者： ilove314 　　首先感谢wind330兄的《掌控全局时钟网络资源》一文对于我的帮助。本文结合cyclone器件（因为特权最近正在使 ...; 927 12 0 12

FPGA Quartus Cyclone PLL

liang890319_284707880 2013-9-6 18:13: verilog 不可综合语句; 原文地址 http://bbs.ednchina.com/BLOG_ARTICLE_1770084.HTM （1）所有综合工具都支持的结构： always，assign，begin，end，case，wir ...; 2160 20 0 20

verilog 综合

liang890319_284707880 2013-9-6 17:24: verilog综合与规范（转）; 一：基本 Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。二：verilog语 ...; 1196 15 0 15

verilog 综合

用户443600 2013-9-6 10:20: 关于ISE中的Bitstream Compression; 关于ISE中的Bitstream Compression http://coosign.blog.sohu.com/ Xilinx ISE生成bit文件的属性页里有Enable BitStream Compression的选项，比如V ...; 2428 0 1 1

fpga

用户443600 2013-9-6 10:18: 评论：@emesjx's Blog 博客中提到的“Xilinx FPGA的SelectMAP与BPI配置模式的比较”; SelectMAP与BPI; 861 1 0 1

用户445970 2013-9-5 21:25: 基于FPGA的高速流水线浮点乘法器设计与实现; 1引言在数字化飞速发展的今天，人们对微处理器的性能要求也越来越高。作为衡量微处理器性能的主要标准，主频和乘法器运行一次乘法的周期息息相关。因此，为了 ...; 1215 15 0 15

乘法器流水线图像传感器

用户445970 2013-9-5 21:25: 32位单精度浮点乘法器的FPGA实现; 　　随着计算机和信息技术的快速发展, 人们对微处理器的性能要求越来越高。乘法器完成一次乘法操作的周期基本上决定了微处理器的主频, 因此高性能的乘法器是现 ...; 1409 14 0 14

算法树浮点乘法器 Boo th W allace 波形仿真

用户1494941 2013-9-5 09:55: 如何选择复位方式？; 在一个FPGA项目设计之初，全局网络的建立至关重要，其中包括时钟网络和复位网络。而通常设计者对时钟网络的规划尤为小心，可却忽视了复位网络，这个复位 ...; 1560 23 0 3

复位

1 ... 174 175 176 177178179 180 181 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条