FPGA和CPLD-可编程逻辑器件-第177页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户443437 2013-9-17 09:18: ADC芯片TLC549的Verilog代码; /************************************************************************************************** ** TLC549 AD转换器 verilog代码 ** S1 ...; 1404 5 1 6

fpga

用户443437 2013-9-17 09:16: 时钟的抖动(Jitter)和偏移（Skew）问题; 所谓抖动(jitter)，就是指两个时钟周期之间存在的差值，这个误差是在时钟发生器内部产生的，和晶振或者PLL内部电路有关，布线对其没有影响。除此之外，还有 ...; 1948 7 0 7

fpga

liang890319_284707880 2013-9-16 15:25: fpga学习日记34，初识SDRAM; 推荐两篇不错的参考文章： http://wenku.baidu.com/view/08dcbd365727a5e9856a619c.html http://wenku.baidu.com/view/a658888984868762c ...; 5062 22 1 23

fpga verilog sdram

用户1658631 2013-9-16 11:09: CYUSB3014传输问题; 我用CYUSB3014做数据USB3.0传输测试，采用slavefifo方式传输，数据是由FPGA生成的16位数从0到65536自加，按帧收回，一帧由1024x1024个数组成收回第一帧是正 ...; 1308 6 0 6

cyusb3014传输问题

用户1701511 2013-9-16 10:37: 为什么大量的人会觉得FPGA难学，引自百度贴吧; 为什么大量的人会觉得FPGA难学？本管理员决心开贴来详细讲一下菜鸟觉得FPGA难学的几大原因。 1、不熟悉FPGA的内部结构，不了解可编程逻辑器 ...; 3968 19 8 27

fpga

用户443600 2013-9-14 21:35: xilinx的EDK中调用ISE产生的IP core的方法; 最近在整SOPC，在xilinx的EDK开发环境中开发自己的IP，自己的IP中又要调用xilinx ISE中的一些IP，例如ram、rom、clock等，一直苦于不知道如何调用，找了些资 ...; 4340 4 0 4

fpga

用户443600 2013-9-14 16:06: 怎样通过Xilinx官网查找资料，最全的xilinx网站指南; 怎样通过Xilinx官网查找资料，最全的xilinx网站指南俗话说“授之鱼不如授之以渔”，看到这边有人要资料有人送资料的，其实论坛不更应该是一个 ...; 2029 3 0 3

fpga

liang890319_284707880 2013-9-14 11:26: fpga学习日记27，CYCLONE II硬件入门; 本文内容 1，altera产品线和选型工具 2，cyclone ii特点 3，cyclone ii引脚 4，cyclone ii调试和配置电路 5，cyclone ...; 6971 24 3 27

cyclone jtag 配置 as

liang890319_284707880 2013-9-14 11:22: fpga学习日记33，Cyclone II存储; 关于飓风II的资料 http://www.altera.com.cn/support/devices/cyclone2/dev-cyclone2.html Altera存储存储分为内部和外部 Cyclone 内部有M ...; 2610 25 0 25

cyclone sdram m4k

liang890319_284707880 2013-9-14 10:48: fpga学习日记32，Cyclone II结构; 本文结构 -----一般FPGA的构成 -----cyclone II 结构 -----cyclone II LE 逻辑单元介绍 -----cyclone II LAB 逻 ...; 6845 27 0 27

fpga le lab lut

用户443437 2013-9-13 23:28: FPGA设计的注意事项; 不管你是一名逻辑设计师、硬件工程师或系统工程师，甚或拥有所有这些头衔，只要你在任何一种高速和多协议的复杂系统中使用了FPGA，你就很可能需要努力 ...; 2305 10 1 11

fpga

liang890319_284707880 2013-9-13 19:15: fpga学习日记29，Cyclone II电源设计初步; 从本文开始，后续文章着重学习fpga的内部组成电源特性和时序优化验证等内容本文内容 ---fpga电源设计注意事项 ...; 7147 23 0 23

fpga 电源 cyclone

liang890319_284707880 2013-9-13 19:12: fpga学习日记31，Cyclone II IO资源学习; IO资源 IO是与外界沟通和控制的通道，fpga提供了丰富的IO和一些实用的特性。本文简要的将主要的特性摘录下来做设计参考用。具体参数参考 ...; 7155 17 0 17

fpga cyclone io

liang890319_284707880 2013-9-13 16:53: fpga学习日记30，Cyclone II全局时钟与PLL; 除了电源时钟应该是fpga的第二重要的部分了，扮演着系统心脏的角色，是一切运算的基础。使用HDL编程时往往就是以clk信号为驱动信号进行设计的，所以cl ...; 7241 23 0 23

cyclone clock pll

liang890319_284707880 2013-9-13 16:46: fpga学习日记30，Cyclone II全局时钟与PLL; 除了电源时钟应该是fpga的第二重要的部分了，扮演着系统心脏的角色，是一切运算的基础。使用HDL编程时往往就是以clk信号为驱动信号进行设计的，所以clk ...; 1641 18 0 18

fpga cyclone clock pll

1 ... 173 174 175 176177178 179 180 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条