FPGA和CPLD-可编程逻辑器件-第355页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1609127 2010-5-28 20:02: 我什么都不知道（预告一下）; 上班前的一个笔记 (. ) 我什么都步子道....; 1582 12 1 13

特权ilove314 2010-5-28 08:16: PAL视频去隔行处理; PAL 视频去隔行处理首先来阐明两个基本概念：隔行扫描和逐行扫描。隔行扫描指显示屏在显示一幅图像时，先扫描 ...; 4209 11 6 17

用户267529 2010-5-28 00:22: 数字信号处理的FPGA实现学习笔记1; 数字表示的方法： ...; 2452 0 1 1

forrest 2010-5-27 23:01: 成功解决FPGA设计时序问题的三大要点; FPGA 的设计与高速接口技术可以帮助你满足今天的市场要求，但也提出了一些有趣的设计挑战。为了确保存储器接口的数据传输准确，在超过200兆赫兹以上，进行时 ...; 2541 5 1 6

用户1526653 2010-5-27 20:50: FPGA VGA 显示; 今天花了半天的时间把 VGA 做出来了， 800*600 液晶显示器，非常的完美。先跟大家分享一个网站，这个网站上列举了基本上所有 ...; 8666 4 5 9

用户1583963 2010-5-27 20:31: FPGA实例：建立带SDRAM的Nios II系统实验; SOPC系列教程之三、建立带SDRAM的Nios II系统实验 : http://www.armsky.net/kaifaziliao/FPGA/230635264.html; 2443 10 0 10

用户1583963 2010-5-27 20:27: FPGA实例：Nios II Flash IDE Flash Programmer; Nios II Flash IDE Flash Programmer（Part 1）（由于单篇字符超过限制分两部分发）前面已经实现了在 SRAM 及 SDRAM 中运行程序的功能，由于 ...; 6054 7 0 7

用户1583963 2010-5-27 20:15: SignalTap:SignalTap II相關Tutorial整理; 转自：真 OO无双之真乱舞书 http://www.cnblogs.com/oomusou/archive/2008/08/01/signaltap2_tutorial.html Abstract ModelSim-Altera ...; 1981 7 0 7

fuxiao123_401762695 2010-5-27 08:55: 赛灵思官网资源导读; 俗话说“授之鱼不如授之以渔”，看到这边有人要资料有人送资料的，其实论坛不更应该是一个交流的空间么？那就让找资料更有效率一点，让大家花更多时间来交流吧 ...; 2323 6 0 6

用户1501504 2010-5-26 14:19: FPGA学习札记-1-开始; 手上有一块清华科教仪器厂型号为THCII-1的SOPC的CycloneII开发板，核心芯片是EP2C5T144C8，但除了这个板子和电源线、并口下载线别的任何资料都没有，我决定以这 ...; 2694 1 1 2

用户1546193 2010-5-25 23:55: 从今天开始学习剐牛的平常心; derek 决定从今天开始做出改变，最近老感觉自己很浮躁，做什么事都沉不下心。真的该学学剐牛，一步一个脚印朝目标走，别老想着一步登天。 fight ...; 1674 5 1 6

用户1583963 2010-5-25 23:46: 心得：非阻塞赋值的实际案例应用; 根据一个自己写的案例来实际说明非阻塞赋值的用法。 /*******************************************************************/ //本实验完成的功能为，从0 ...; 2263 7 0 7

用户604151 2010-5-25 22:03: UltraEdir语法高亮之Verilog 1364-2001; UltraEdit功能强大，用它来写代码非常方便，可添加相应uwe文件来设置相应的语法高亮。在高级--配置--编辑器显示--语法高亮中设置即可。 Verilog 1364-2001 ...; 3133 5 0 5

fuxiao123_401762695 2010-5-25 22:03: system generator 中blackbox 的使用总结; 嵌入blackbox的代码中必须有clk和ce这两个信号，即使在代码中他们没有任何用处。另外，我在用Verilog时发现，如果我定义的寄存器型变量没有赋初值，在仿真时有时 ...; 4265 8 1 9

用户1526653 2010-5-25 22:00: FPGA1602液晶显示; 前几天参加学校的 FPGA 比赛，做的是频率检测器，就 2 天时间，做的还可以，从 1HZ 到 1MHZ ，结果用 1602 液晶显示，还没有整理好，等整理好 ...; 4794 8 3 11

1 ... 351 352 353 354355356 357 358 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条