FPGA和CPLD-可编程逻辑器件-第351页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1609127 2010-6-4 18:15: [Verilog HDL 建模技巧：低级建模仿顺序操作 · 思路篇] 1 - 封面+书语; 书语： ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / “低级建模”是针对入门或者新手提出的一种 ...; 4034 7 4 11

用户279252 2010-6-4 16:22: Avalon 总线规范_中文; //************************************* Avalon 总线规范参考手册 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:o ...; 6040 5 0 5

用户1702037 2010-6-4 11:47: 状态机的学习; 状态机可归纳为4个要素，即现态、条件、动作、次态。这样的归纳，主要是出于对状态机的内在因果关系的考虑。“现态”和“条件”是因，“动作”和“次态”是果。 ...; 2488 1 0 1

用户279252 2010-6-4 11:14: VHDL入门教程; //*********************************************************************** I2C接口VHDL代码实例：i2c_master_top.vhd //************************ ...; 5941 6 0 6

用户180508 2010-6-4 10:47: 用户定义原语（UDP）; 时序逻辑UDP,以D型边沿触发器为例建模。 primitive ff(q,clk,d); output q; input clk,d; reg q; initial q = 0; table //clk data q(state) q(next) (01) ...; 3173 2 0 2

用户180508 2010-6-4 10:44: 阻塞赋值与非阻塞赋值完全辨析理解; module block; reg timer_clk; initial begin timer_clk = #5 1; timer_clk = #4 0; time ...; 2613 6 0 6

fuxiao123_401762695 2010-6-4 02:09: 谈谈赛灵思的局部重配置技术（Partial Reconfiguration）; 这里提到的局部重配置技术（Partial Reconfiguration）是现场可编程门阵列（呵呵，就是FPGA了）器件中的一部分。指的是在FPGA其他部分还在正常运行的情况下对 ...; 2824 6 0 6

用户279252 2010-6-3 20:02: Alavon总线规范资料地址; http://www.eefocus.com/article/08-10/54620s.html http://www.docin.com/p-51729006.html; 3640 3 0 3

用户279252 2010-6-3 19:27: SOPC系统自定义外设; //*********************************************************************** SOPC系统自定义外设：硬件设计，软件设计，ver8.1 //********************** ...; 3100 6 0 6

用户279252 2010-6-3 19:08: nios i2c学习小结; 经历： 1 学习SOPC、NIOS II。以RS232为例。资料：NIOS Step by Step7。Altera没有提供现成的i2c模块。 2 学习SOPC上添加IP模块的方法。下载I2C的IP模 ...; 3076 4 0 4

用户180508 2010-6-3 19:06: $time任务函数测量脉宽; module t; reg clk; time rise_edge,width; initial begin @(posedge clkl) rise_edg ...; 2258 3 0 3

用户396200 2010-6-3 17:21: ModelSim SE操作指南; 第一章介绍本指南是为 ModelSim5.5f版本编写的，该版本运行于UNIX和Microsoft Windows 95/98/Me/NT/2000的操作系统环境中。本指南覆盖了VHDL和Veril ...; 1799 0 0 0

用户180508 2010-6-3 17:10: Verilog 仿真中的延时问题; 延时控制可以不限制为一个常数， #（DELAY/2) #(x+y) #(4'b1110) 赋值延迟 + 网线延时 = 总延时 module m0(in1,in2,out1 ...; 2845 5 0 5

用户396200 2010-6-3 16:56: modelsim入门简单教程; 至今还没有弄明白为什么要用ModelSim，因为看波形Quartus II自带的工具就可以了啊。我刚刚接触modelsim，我想大多数菜鸟跟我一样，看过如何使用ModelSim ...; 2658 0 2 2

用户396200 2010-6-3 16:55: NIOS II自定义指令设计之实例篇; 好难得找到一篇这么完整的自定义指令操作，学习学习！！ 1 自定义指令添加在当前工程文件夹下建立ip文件夹（当前工程目录下的ip文件夹是SOPCBuilder的ip ...; 2513 15 0 15

1 ... 347 348 349 350351352 353 354 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条