FPGA和CPLD-可编程逻辑器件-第351页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1609127 2010-6-5 17:01: [Verilog HDL 建模技巧：低级建模仿顺序操作·思路篇] 10 - 组织模块和两义性问题; 4.2 “低级功能模块”封装和“两义性”或者“多义性”的问题 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / ...; 2521 8 1 9

用户837343 2010-6-5 16:55: 时序约束系统学习; 一直对时序约束没有什么明确的概念，故详细了解各方面资料，对时序约束有一个全面的从无到有的学习，记录如下笔记：时序约束的概念和基本策略： ...; 8209 8 2 10

用户1609127 2010-6-5 16:49: [Verilog HDL 建模技巧：低级建模仿顺序操作·思路篇] 9 - 建立“低级功能模块”; 4.1 建立 2 个“低级功能模块” ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / “ 自左向右循环 3 次， ...; 3018 8 0 8

用户837343 2010-6-5 16:21: 加入 EDN E空间; 在FPGA领域刚刚工作了2年，可以说只是新人，随着学习的深入发现自己不会的东西越来越多，看到这上面有很多不错的文章，于是脑袋一热也加入进来，在这里我希望认 ...; 2097 4 0 4

fuxiao123_401762695 2010-6-5 14:54: 牛人观点：哪些人适合做FPGA开发？－－ZT; 转 http://xilinx.eetrend.com/blog/561 FPGA目前非常火,各个高校也开了FPGA的课程,但是FPGA并不是每个人都适合，FPGA讲究的是一个入道,入什么道,入电子设计 ...; 6221 7 16 23

用户1609127 2010-6-5 13:48: [Verilog HDL 建模技巧：低级建模仿顺序操作·思路篇] 7 - 模板基本结构; 3.1 模板基本结构 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / module Template ( ...; 2716 7 0 7

用户1609127 2010-6-5 13:29: [Verilog HDL 建模技巧：低级建模仿顺序操作·思路篇] 8 - 使用模板的建议; 3. 2 建议 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 为什么需要模板结构？ ...; 2862 8 0 8

用户1609127 2010-6-5 13:18: [Verilog HDL 建模技巧：低级建模仿顺序操作 · 思路篇] 6 - 组织的概念; 2.4 组织的概念 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / “组织模块”在“低级建模”中，非常的 ...; 2777 7 0 7

用户1609127 2010-6-5 13:05: [Verilog HDL 建模技巧：低级建模仿顺序操作·思路篇]5 - 开始/完成信号的作用; 2.3 “开始信号”和“完成信号”的作用 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 先看看以下一段代码 ...; 2250 10 0 10

用户1609127 2010-6-4 19:25: [Verilog HDL 建模技巧：低级建模仿顺序操作·思路篇] 4 - 低级建模-结构和准则; 第 2 章“低级建模”的结构 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 2. 1 “ 低级建模”的基本结构 ...; 2527 8 2 10

用户1609127 2010-6-4 19:22: [Verilog HDL 建模技巧：低级建模仿顺序操作 · 思路篇] 2 - 前言（免责声明）; 前言： ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 再过不久就要毕业了，毕业后就要上班，所以呀学习的 ...; 3673 8 3 11

用户1609127 2010-6-4 19:21: [Verilog HDL 建模技巧：低级建模仿顺序操作 · 思路篇] 3 - 低级建模的思路; 第 1 章 “低级建模”的思路 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 首先，我将用一个简单 ...; 3956 7 1 8

用户1609127 2010-6-4 18:15: [Verilog HDL 建模技巧：低级建模仿顺序操作 · 思路篇] 1 - 封面+书语; 书语： ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / “低级建模”是针对入门或者新手提出的一种 ...; 4061 7 4 11

用户279252 2010-6-4 16:22: Avalon 总线规范_中文; //************************************* Avalon 总线规范参考手册 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:o ...; 6086 6 0 6

用户1702037 2010-6-4 11:47: 状态机的学习; 状态机可归纳为4个要素，即现态、条件、动作、次态。这样的归纳，主要是出于对状态机的内在因果关系的考虑。“现态”和“条件”是因，“动作”和“次态”是果。 ...; 2527 2 0 2

1 ... 347 348 349 350351352 353 354 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条