FPGA和CPLD-可编程逻辑器件-第350页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户180508 2010-6-7 18:34: task解惑; 任务：使设计者可以从设计中不同位置执行共同的代码段。任务开始处声明任务的输入输出，声明顺序直接影响调用中的顺序。任务中可以定义局部变量，只 ...; 1587 4 0 4

fuxiao123_401762695 2010-6-7 14:50: 分享：modelsim下编译xilinx库的方法; 建立ModelSim SE 的Xilinx仿真库方法，从网上搜到的有很多，实践过其中几种，其中一种较简单的方法如下： 1)当然是要安装ModelSim 和ISE 。 2)将ModelSim根目 ...; 2707 9 5 14

用户180508 2010-6-7 14:33: 子模块参数修改方法总结; 方法1：defparam xx.xx.参数名 = value;（红色字体的代码）可以多层次设置参数。如在顶层设置顶层中例化模块包含子模块的参数。方法2：模块名 #（.参数1（ ...; 1517 3 0 3

用户180508 2010-6-7 11:12: 两种描述多位端口方式; 看书中发现有两种描述方法，开始以为书印错了，自己试验后，发现了其中的规律。这样定义端口， indata，indata 是最左侧的那位； outdata，indata ...; 2130 5 1 6

用户180508 2010-6-7 09:29: casez 与casex; casez ：出现在条件表达式和任意分支项表达式的值为 z的位都被认为是无关位，不进行比较。 casex：出现在条件表达式和任意分支项表达式的值为 z和x 的位 ...; 3384 4 0 4

用户1526653 2010-6-6 17:16: FPGA Power Pins; ?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" /?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / ...; 5063 6 1 7

fuxiao123_401762695 2010-6-6 14:14: Xilinx ISE 10.x 调用Modelsim SE 6.5仿真的若干问题及其解决方法; 因为手上有一块Xilinx的Spartan--3E开发板，前些日子陆陆续续学习了ISE的一般工程开发，熟悉了Xilinx ISE 10.x的软件操作和开发板的使用。近来没有事情，于是乎 ...; 6393 11 0 11

用户1546193 2010-6-5 22:21: .v文件代码乱码的问题; 最近在做一个基于FPGA的电视机机顶盒项目，在看DE2 中DE2_70_TV_PIP中composite_to_vga这个模块时候出现的是乱码。随后我就如何给.v源文件加密产生了兴趣。后面 ...; 2272 6 0 6

用户1142346 2010-6-5 18:24: Verilog 程序例子集; 1380 0 0 0

用户1142346 2010-6-5 18:22: 初学fpga的教训; 1384 0 0 0

用户1142346 2010-6-5 18:17: 高级FPGA教学实验指导书－逻辑设计部分; 高级FPGA教学实验指导书－逻辑设计部分; 1084 0 0 0

用户1142346 2010-6-5 18:00: 做一个步进电机的控制; 做一个步进电机的控制 /********************************************************************************************************************* * Stepp ...; 1613 0 0 0

用户1609127 2010-6-5 17:54: [Verilog HDL 建模技巧：低级建模仿顺序操作 ? 思路篇] 完 - 总结+PDF+源码; 总结：实际上“低级建模”不是一个完美的东西，它本身就存在很多缺陷，如：建模量很大等 ... 除此之外，“低级建模”在“时序”上还是很弱 ...; 3529 7 8 15

用户1609127 2010-6-5 17:35: Verilog HDL 建模技巧：低级建模仿顺序操作·思路篇]12 - 再一次组织起来; 4. 4 : 再一次“组织”起来： ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 这一章，我们要讲 eff ...; 2718 8 0 8

用户1609127 2010-6-5 17:16: [Verilog HDL 建模技巧：低级建模仿顺序操作·思路篇]11 - 产生效果的低级功能模块; 4. 3 建立“产生效果”的 “低级功能模块” ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 首 ...; 2289 7 1 8

1 ... 346 347 348 349350351 352 353 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条