PCB板_PCB线路板设计_PCB资源-第148页-面包板社区

 

PCB

首页 PCB

shenzhenghao1984_379129130 2015-4-8 10:03: PCB设计时的6个常见错误; 让我们面对现实吧。人都会犯错，PCB设计工程师自然也不例外。与一般大众的认知相反，只要我们能从这些错误中学到教训，犯错也不是一件坏事。下面将简单地归纳出 ...; 1171 20 0 20

EDA PCB设计

用户1736901 2015-4-6 18:51: 传输线物理基础; 1578 25 0 25

信号完整性

用户165472 2015-4-5 17:48: DDR3的设计; DDR3 SDRAM为“双倍数据流SDRAM"。DDR技术使得数据传输速度提升了一倍。DDR在时钟信号的上、下边沿同时采集数据。这样如果同样是200MHZ的时钟，DDR可以达到40 ...; 1243 8 0 8

设计要求 ddr 数据控制

用户1820548 2015-3-31 09:48: 评论：@小老头的硬件之旅博客中提到的“ddr3布线”; 不错; 590 5 0 5

用户413727 2015-3-27 15:41: Protel使用方法记录一2015.03.27; 1、如何生成Gerber文件 2、首先我们打开一个设计好的PCB文件“Z80 Microprocessor.ddb”设计数据库中的“Z80 Processor board.pcb”文件，选择“File ...; 1257 18 0 18

protel

用户1664191 2015-3-27 10:54: ddr3布线; 多年前，无线时代（Beamsky）发布了一篇文章关于 DDR 布线指导的一篇文章，当时在网络上很受欢迎，有很多同行参与了转载。如今看来，那篇文章写得不够好，逻 ...; 2366 16 1 17

pcb ddr3

用户413727 2015-3-26 16:40: pcb的各个层名称说明; 我们在进行印制电路板设计前，第一步就是要选择适用的工作层。Protel 99 SE提供有多种类型的工作层。只有在了解了这些工作层的功能之后，才能准确、可靠 ...; 1626 9 0 9

pcb 层

shenzhenghao1984_379129130 2015-3-25 09:59: (多图)改进高频信号传输中的SMT焊盘设计; 在高频领域，信号或电磁波必须沿着具有均匀特征阻抗的传输路径传播。当遇到了阻抗失配或不连续现象时，一部分信号将被反射回发送端，剩余部分电磁波将继续传输到 ...; 1007 17 0 17

PCB SMT焊盘高频信号传输，阻抗失配 TDR

lzzno1888666_512355874 2015-3-24 20:14: 经验之谈，工程师在电路设计中的八大误区; 我们常常会发现，自己想当然的一些规则或道理往往会存在一些差错。电子工程师在电路设计中也会有这样的例子。下面是一位工程师总结的八大误区点。现象一：这 ...; 830 20 0 20

存储器电路设计 FPGA PCB设计降低功耗

用户1740962 2015-3-24 13:48: 常用板级信号完整性分析模型; 　　为了进行电路模拟，必须先建立元器件的模型，也就是对于电路模拟程序所支持的各种元器件，在模拟程序中必须有相应的数学模型来描述他们，即能用计算机进行 ...; 1252 21 0 21

IBIS 板级信号 SPICE Verilog-AMS

用户1740962 2015-3-24 13:45: (多图) 基于EDA技术的定向型计算机硬件设计; 　　1 引言　　随着计算机技术的迅速发展，计算机系统中使用的硬件部件基本上都采用大规模和超大规模集成电路，这些电路的设计、验证和测试必须使用先进 ...; 875 12 0 12

EDA 定向型计算机 ispLSI1032

用户1740962 2015-3-24 13:45: 编写Testbench的一些技巧; 　　1 Testbench 的结构　　1) 单顶层结构　　一种结构是testbench 只有一个顶层，顶层再把所有的模块实例化进去。打个比方，类似树结构，只有一 ...; 1925 18 0 18

Testbench HDL Verilog 顶层

用户1740962 2015-3-24 13:34: (多图) ModelSim+Synplify+Quartus的Altera FPGA的仿真与验证(1); 软件要求：ModelSimSE、SynplifyPro、QuartusII 适用人群：初学者源代码：mux4_to_1.v 　　工作内容: 1、设计一个多路选择器，利用ModelSimSE做功能仿真 ...; 1164 19 0 19

仿真验证 FPGA Altera Quartus ModelSim Synplify

用户1740962 2015-3-24 13:34: 基于Cadence的ADSL收发器片上系统芯片的设计与实现; 　　非对称数字用户环路（ADSL）是目前宽带接入网技术中最具有前景及竞争力的一种。虽然欧美一些先进国家在ADSL示范网上取得了成功，但在当前 Internet的应用 ...; 877 21 0 21

Cadence 收发器 ADSL Spectra

用户1740962 2015-3-24 13:33: Verilog HDL阻塞属性探究及其应用; 　　 Verilog HDL中，有两种过程赋值方式，即阻塞赋值（blocking）和非阻塞赋值（nonblocking）。阻塞赋值执行时，RHS（right hand statement）估值与更新LH ...; 1037 14 0 14

阻塞赋值 Verilog 层积事件列

1 ... 144 145 146 147148149 150 151 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条