处理器CPU与DSP_dsp芯片-第50页-面包板社区

 

处理器与DSP

首页 处理器与DSP

用户424825 2013-1-23 17:33: MATLAB信号处理仿真-使用函数封装，多音正弦和谱分析; 在 “正弦信号的DFT分析”一文中，我们使用了kaiser窗和FFT进行谱分析多音正弦信号，在数字信号处理的领域，两个主要的话题就是信号的分析与合成。所以，我 ...; 3994 15 0 15

matlab 仿真信号处理

用户1501359 2013-1-21 22:27: DSP硬件实现的优化(六)—多个M比特有符号数做累加运算时符号位的优化处理方法; 在通信系统中，经常会遇到多个数进行累加的情况。一般情况下，在更好的掌控时序的目标下，我们会选择用基于CSA结构的Wallace tree进行加法树压缩。基本 ...; 2304 7 0 7

fpga dsp

用户299355 2013-1-16 16:55: 关于TMS320F28335的eCAN模块时钟的配置; 在整车CAN网络通讯中，配置各个模块的波特率是很重要的，针对这段事件对eCAN模块的研究，说点自己的心得！（1）eCAN系统时钟SYSCLKOUT： ...; 2429 12 0 12

f28335

用户299355 2013-1-16 16:53: 邮箱级中断; u 每个邮箱具有一个中断屏蔽位（ MIM ）和一个中断等级位（ MIL ）。如果要允许邮箱的接收 / 发送中断， MIMn 必须置位。 u 在一个报文被接收 ...; 1096 15 0 15

f28335

用户299355 2013-1-16 16:49: 中断机制; 如果一个中断发生了，那么 eCAN 模块会在中断标志寄存器（ CANGIF0/CANGIF1 ）中置位相应的位，以指示此中断发生。 // eCAN 全局中断标志寄 ...; 1180 13 0 13

f28335

用户299355 2013-1-16 16:47: 死区发生器（DB）子模块的特点; 1. 输入源选择死区发生器模块的输入信号是 AQ 模块的输出 EPWMxA/EPWMxB, 利用 DBCTL.IN_MODE ，设置需要被延迟的信号源（ EPWMxA/EPWMxB ）。 ...; 1674 16 0 16

f28335

用户299355 2013-1-16 16:45: 错误输入（Trip_Zone）子模块的工作特性; 错误输入信号 ~ ，在低电平时，表示输入了一个错误信号，错误事件发生。每个 EPWM 模块可以被独立地配置为使能或者禁止这个错误输入信号。如果要在特定的 ...; 2086 11 0 11

f28335

用户299355 2013-1-16 16:42: EQEP输入引脚; EQEP 输入引脚可以作为以下工作模式的输入： (1) 正交时钟模式输入（ Quadrature Clock Mode ）旋转编码器提供 2 ...; 2899 12 0 12

f28335

用户299355 2013-1-16 16:40: 正交解码单元; 每个输入信号可以被加入输入滤波，作为 GPIO 的功能。正交解码单元—— QDU 。 QDU 对编码器输 ...; 1454 7 0 7

f28335

用户299355 2013-1-16 16:37: 位置计数器（Position Counter）输入模式; QDU(Quadrate Decoder Unit)单元传输给PCCU（Position Counter/ control unit）的时钟（QCLK）和方向（QDIR）信号是通过源选择寄存器QDECCTL.QSRC来设置的， ...; 3113 9 0 9

f28335

用户299355 2013-1-16 16:35: 位置计数器和控制单元——PCCU; 位置计数器和控制单元（PositionCounter and Control Unit）提供了2个配置寄存器，QEPCTL和QPOSCTL。主要用来设置PC的工作模式、PC的初始化/锁存模式 ...; 2197 9 0 9

f28335

用户1501359 2013-1-5 15:22: DSP硬件实现的优化(四)—快速准确的评估高速超大规模的并行乘加电路组合逻辑资源; 在高速超大规模的并行乘加电路的设计中（FIR或者其他运算形式），经常使用booth编码把各乘法化解成部分积，然后用CSA为基本组成单位来进入Wallace tre ...; 1576 6 0 6

fpga dsp

用户1501359 2013-1-5 15:22: DSP硬件实现的优化(三)—高速大规模FIR或者乘加算法硬件实现的优化思路; 在做信号处理相关项目中，经常会遇到多个数乘加的情况。如下式所示：其实FIR滤波器也基本上是这种表达式。如果信号是串行进来的话，那么 ...; 1760 8 0 8

fpga dsp

sunyzz 2013-1-4 15:21: 【博客大赛】MSP430_PK_8051之我感; 拥有一个知己的敌人，要远胜拥有一群“狐朋狗友”---------------写在前面玩过单片机的人一定对德州仪器的MSP430和Intel 的8051都很熟悉，它们在各自 ...; 1380 10 6 16

博客大赛 msp430

sunyzz 2013-1-2 15:48: 【博客大赛】DE2+DSP实现的JPEG编码器方案; 1、将图像分成8*8数据块（数字信号数组，即YCbCr） 2、进行DCT变换: 可以利用一维DCT变换来实现二维的DCT变换公式1， ...; 1226 8 5 13

博客大赛 jpeg，nios

1 ... 46 47 48 495051 52 53 54 ... 179 / 179 页下一页

关闭站长推荐

上一条

/1

下一条