FPGA和CPLD-可编程逻辑器件-第149页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

pengchengcheng082_593158939 2014-2-22 20:44: Cyclone II IO资源学习; IO资源 IO是与外界沟通和控制的通道，fpga提供了丰富的IO和一些实用的特性。本文简要的将主要的特性摘录下来做设计参考用。具体参数参考handboo ...; 1011 9 0 9

fpga

pengchengcheng082_593158939 2014-2-22 19:32: FPGA电源管理问答(转载); FPGA有哪些供电要求？ FPGA的电源取决于内部电路的要求。FPGA有三个要配置元素：可配置逻辑块(CLB)，I/O块(IOB)及其相互连接(见图)。CLB提供功能性逻辑元 ...; 952 8 0 8

fpga

用户443437 2014-2-22 16:17: VGA分辨率; VGA分辨率 VGA (Video Graphics Array，视频图形阵列 )：是IBM于1987年提出的一个使用类比讯号的电脑显示标准。这个标准已对于现今的个 ...; 1539 11 0 11

fpga

pengchengcheng082_593158939 2014-2-22 16:02: 关于FPGA的全局时钟网络和PLL; 以Altera CYCLONEIII 为例 1.EP3C16系列的FPGA 支持16个时钟输入，clk0-3 ，clk4-clk7 clk8- clk11 clk12-clk15 四组，每一组对应一个PLL，共四个PLL ...; 1621 9 0 9

fpga

pengchengcheng082_593158939 2014-2-22 15:59: 评论：@wind330's Blog 博客中提到的“掌控全局时钟网络资源”; 谢谢; 619 8 0 8

pengchengcheng082_593158939 2014-2-22 14:30: 基于Cyclone IV的动态PLL重配置设计; 基于Cyclone IV的动态PLL重配置设计 ——CrazyBingo ——2012-08-28 在实际项目应用中，由于系统的复杂，在某些需求中，需要实现动态时钟 ...; 1295 10 0 10

fpga

pengchengcheng082_593158939 2014-2-22 10:15: 异步复位，同步释放; 一个简单的异步复位的例子 module test ( input clk, input rst_n, input data_in, output reg out ); always @ (posedge clk or negedge rst_n ...; 959 9 0 9

fpga

pengchengcheng082_593158939 2014-2-21 21:09: altera fpga 芯片中 pin 和 pad 区别; 在chip planner 中，看管脚时，会看到 pin 和pad 同时出现，如 pin120/pad174 Bank 4 那么有什么区别？ PIN指芯片封装好后的管脚，即用户看到的管脚 ...; 1729 10 0 10

fpga

pengchengcheng082_593158939 2014-2-21 20:50: altera FPGA 内部结构; 1、芯片资源情况，可以看数据手册，也可以在Quartus中选型时查看，如下 2、FPGA 芯片包括逻辑单元（LE），LE由LUT和register组成，16个LE组成一个 ...; 810 8 0 8

fpga

pengchengcheng082_593158939 2014-2-20 15:10: verilog奇数分频器; 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的 ...; 1091 7 0 7

fpga

pengchengcheng082_593158939 2014-2-20 10:43: Latch 和 Register 区别？编程时如何避免锁存器？; 1、锁存器Latch 和触发器flipflop 锁存器能根据输入端把结果自行保持;触发器是指由时钟边沿触发的存储器单元；由敏感信号（电平，边沿）控制的锁存器 ...; 3257 10 0 10

fpga

用户443437 2014-2-20 09:39: 【博客大赛】潜水一个多月，我要崛起; 这一个多月，可谓是最煎熬的时期，面临毕业后的找工作，搞毕设（我不是大赛型学生，没有免答辩，免毕设），本来一年前，就想着考公的，不过，我确实过不了自 ...; 1335 12 4 16

fpga 博客大赛

用户443437 2014-2-20 09:38: 【博客大赛】早上面试凯旋归来; 毕业季，肯定要面临就业，我也一样，终于可以跟自己说一声，我正式步入社会这个大家庭了。面试的是一家小型私企，做彩屏的，技术部的经理来面试我，期间我们 ...; 1424 11 10 21

fpga 博客大赛

用户443437 2014-2-20 09:38: 【博客大赛】做个有自己思想的人; 在认识crazy bingo之前，就知道特权同学是个狂人，他的狂，是那么的不羁，那么的放纵。特权同学的厉害之处是有别于其他工程师，抱有一颗谦卑的心，做自己想去 ...; 1230 11 0 11

fpga 博客大赛

用户443437 2014-2-19 22:40: 【我要崛起】第三章跨时钟域最常用的方法同步法（更新）; 按照惯例，先上图，再解说，如下图所示：正如特权同学所说，异步时钟域所涉及的两个时钟之间可能存在相位差，也可能没有任何频率关系 ...; 1584 12 2 14

fpga

1 ... 145 146 147 148149150 151 152 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条