FPGA和CPLD-可编程逻辑器件-第149页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

pengchengcheng082_593158939 2014-3-8 11:34: 【博客大赛】探寻FPGA LAB底层资源、复位、上电初值; 一、LAB内部资源 Cyclone III 每个LAB包括 16个LE ，每个LAB 还包括 LAB control signals、LE carry chains、Register chains、Local interconnect，需 ...; 3225 11 7 18

fpga 博客大赛

Hoki 2014-3-7 15:49: 【博客大赛】BRAM和DSP间的纠缠(二); 在“ BRAM 和 DSP 间的纠缠 ( 一 ) ”中介绍了 Xilinx FPGA 中 BRAM 和 DSP 的使用，可能大家会奇怪为什么博 ...; 2726 22 0 22

dsp 博客大赛 bram

Hoki 2014-3-7 15:42: 【博客大赛】BRAM和DSP间的纠缠(一); Xilinx 公司的 FPGA 中不仅有“成吨”的逻辑资源 (slice) ，另外存储器、 I/O 、时钟和集成式 IP 资源也非 ...; 2593 19 1 20

dsp 博客大赛 bram

用户443437 2014-3-7 11:45: 【我要崛起】第二章何为脉冲边沿检测法（更新）; 首先要说一下脉冲边沿检测法的应用：捕获信号的突变（按键捕获，SDRAM响应标志捕获等）这里要先说一下按键消抖时所用到的脉冲边沿检测法，如图所示 ...; 2151 12 0 12

fpga

sunyzz 2014-3-6 10:51: 【博客大赛】OpenRisc1200设计说明书2; 第二章架构 (由于字数限制，采用一键排版，所以效果不好，还请见谅) 图1给 ...; 1788 21 0 21

博客大赛 openrisc1200设计说明书

用户1736014 2014-3-5 23:39: 评论：@coyoo's Blog 博客中提到的“【博客大赛】为ModelSim独立版本提取ALTERA库（续）”; good!; 576 6 0 6

用户443437 2014-3-5 23:29: 亲，我何德何能啊？; 最近一直在忙考公，还有3月份的各种喜宴，把博客都丢一边去了，没有给大伙续上第六章的时序图心得，期间我还每晚在调试SDRAM的兵乓操作。今晚有空才上了一下 ...; 1123 13 2 15

fpga

pengchengcheng082_593158939 2014-3-5 16:54: fpga 寄存器上电初始值; 寄存器的初值是由综合工具(synthesis tool)决定下来的，综合synthesis过后，电路网表就确定了，初值也就决定了。换句话说，初值不会随后端的布局布线过程影响 ...; 3881 12 0 12

fpga

coyoo 2014-3-5 13:01: 【博客大赛】时序优化实例演示; 这个实例我们来看看如何对设计进行时序优化，假设设计的顶层框图如图1所示，该设计在两个系统之间实现了一个POS-PHY第三层链路。 ...; 2135 25 0 25

实例博客大赛时序优化

pengchengcheng082_593158939 2014-3-5 10:47: 三段式状态机 VS 一段式状态机; 使用哪种方式的状态机，不能一概而论，切忌“一棍子打死”和“非黑即白”的思想！根据实际情况，选择合适的状态机方式。三段式相比于一段式，简洁，方便维护 ...; 1508 12 0 12

fpga

用户445364 2014-3-5 10:42: 可编程FIR滤波器（转置结构）; 下面的VHDL代码给出了实现长度为4的滤波器的通用规范。 -- This is a generic FIR filter generator -- It uses W1 bit data/coefficients ...; 1084 2 0 2

用户1736391 2014-3-5 10:05: 【FPGA笔记】Verilog HDL设计基础（上）; FPGA有两种硬件描述语言，一个是Verilog，一个是VHDL。Verilog适合系统级，算法级，寄存器传输级，逻辑级，门级和开关电路级的设计，而VHDL更适合特 ...; 1617 18 4 22

fpga 博客大赛 verilog语法

pengchengcheng082_593158939 2014-3-4 19:38: FPGA学习之quartusII的后缀名; Quartus II 是一款功能强大的 EDA 软件。在这个集成开发环境中， PLD 使用者可以完成编辑、编译、仿真、综合、布局布线、时序分析、生成编程文件 ...; 2929 12 0 12

fpga

pengchengcheng082_593158939 2014-3-4 16:15: 两段式状态机不可能完成的任务; 两段式状态机不可能完成的任务（特权）最近折腾状态机，发现一个小任务对于两段式状态机写法是不可能完成的。这个小任务很简单，先看用一 ...; 1538 11 2 13

fpga

pengchengcheng082_593158939 2014-3-4 16:11: FSM 状态机的设计; 状态机的设计直接体现了工程师的逻辑功底！本人学习状态机经历了几个阶段，现在还在体会，摸索之中。 1、《verilog 那些事儿》中一种编程思想，“ ...; 1427 11 0 11

fpga

1 ... 145 146 147 148149150 151 152 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条