FPGA和CPLD-可编程逻辑器件-第151页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1618007 2014-2-25 16:18: 评论：@为梦想@不停歇博客中提到的“很经典，逻辑电路设计经验（转）”; FPGA设计规范; 627 1 0 1

pengchengcheng082_593158939 2014-2-25 14:57: fpga DFT设计概述; 在芯片设计领域的含义，即可测性设计( Design for Testability ) 在集成电路(Integrated Circuit，简称IC)进入超大规模集成电路时代，可测试性设计(Design ...; 1995 12 0 12

fpga

用户1610289 2014-2-25 08:20: 【转载】Modelsim SE６.２ｂ安装**方法以及计算机系统时间超前的处理办法; Modelsim SE 6.2b安装方法这几天一直在为安装Modelsim烦着,不过幸好现在终于安装成功了,也见识不少新的东西,现在心里还是挺爽的,*_*! 在这里我就把我 ...; 1606 18 0 18

pengchengcheng082_593158939 2014-2-24 15:01: FPGA高速通信接口的设计; 1、FPGA 和其它芯片进行高速率的数据交换，一些较高端的FPGA芯片有专门的高速收发器硬件结构，可以达到几个G的传输速率，直接使用 IP 配置即可； 2、FPG ...; 904 14 0 14

fpga

用户969582 2014-2-23 21:38: BeagleBone Black开发板在提升性能同时再降成本; 嵌入式系统开发正越来越多地受到电子工程师和在校大学生的热衷和喜爱，各种嵌入式开发板也不断涌现。德州仪器(TI)前不久推出的BeagleBone Black便是一款针对嵌入 ...; 1333 22 0 22

开发板 BeagleBone Black 嵌入式系统开发

用户1736391 2014-2-23 20:38: 【FPGA笔记】初识; 刚开始接触FPGA是13年11月份，那时候买了块Altera的板子（后来发现是进阶板）和特权同学的书，学了一周因为各种事停了一段时间，寒假继续学习。 ...; 1177 12 5 17

fpga笔记

pengchengcheng082_593158939 2014-2-23 18:42: Chip Planner; 一、Quartus II 自带的工具 Chip Palnner 有什么用？两种工作模式：Assignment 和 ECO(Engineering Change Order) 两大功能： 1、Design a ...; 4726 10 0 10

fpga

13510179723_912348475 2014-2-22 21:24: FPGA学习板; 进了一块特权同学的FPGA学习板。因为很漂亮，收藏了，价格也只有220左右。这是一块核心板，没有外部资源。但是现在有些后悔，因 ...; 1242 11 2 13

tam

pengchengcheng082_593158939 2014-2-22 20:44: Cyclone II IO资源学习; IO资源 IO是与外界沟通和控制的通道，fpga提供了丰富的IO和一些实用的特性。本文简要的将主要的特性摘录下来做设计参考用。具体参数参考handboo ...; 1087 10 0 10

fpga

pengchengcheng082_593158939 2014-2-22 19:32: FPGA电源管理问答(转载); FPGA有哪些供电要求？ FPGA的电源取决于内部电路的要求。FPGA有三个要配置元素：可配置逻辑块(CLB)，I/O块(IOB)及其相互连接(见图)。CLB提供功能性逻辑元 ...; 1003 9 0 9

fpga

用户443437 2014-2-22 16:17: VGA分辨率; VGA分辨率 VGA (Video Graphics Array，视频图形阵列 )：是IBM于1987年提出的一个使用类比讯号的电脑显示标准。这个标准已对于现今的个 ...; 1621 12 0 12

fpga

pengchengcheng082_593158939 2014-2-22 16:02: 关于FPGA的全局时钟网络和PLL; 以Altera CYCLONEIII 为例 1.EP3C16系列的FPGA 支持16个时钟输入，clk0-3 ，clk4-clk7 clk8- clk11 clk12-clk15 四组，每一组对应一个PLL，共四个PLL ...; 1736 10 0 10

fpga

pengchengcheng082_593158939 2014-2-22 15:59: 评论：@wind330's Blog 博客中提到的“掌控全局时钟网络资源”; 谢谢; 653 8 0 8

pengchengcheng082_593158939 2014-2-22 14:30: 基于Cyclone IV的动态PLL重配置设计; 基于Cyclone IV的动态PLL重配置设计 ——CrazyBingo ——2012-08-28 在实际项目应用中，由于系统的复杂，在某些需求中，需要实现动态时钟 ...; 1413 10 0 10

fpga

pengchengcheng082_593158939 2014-2-22 10:15: 异步复位，同步释放; 一个简单的异步复位的例子 module test ( input clk, input rst_n, input data_in, output reg out ); always @ (posedge clk or negedge rst_n ...; 1047 9 0 9

fpga

1 ... 147 148 149 150151152 153 154 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条