FPGA和CPLD-可编程逻辑器件-第150页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

coyoo 2014-3-3 14:10: 【博客大赛】多路复用器优化之Mux背景及分类（4）; 隐含式多路复用器利用ALTERA器件内部逻辑结构可以实现一些隐式多路复用器，比如在我们使用同步复位、同步加载以及时 ...; 2381 22 0 22

altera 博客大赛优化 mux

sunyzz 2014-3-3 14:02: 【博客大赛】OpenRisc1200设计说明书1; 可以参考：《步步惊芯 -- 软核处理器内部设计分析》《 CPU 源代码分析与芯片设计及 Linux 移植》 ...; 1718 14 1 15

博客大赛 openrisc-1200，指令集

sunyzz 2014-3-1 19:48: 【博客大赛】OpenRisc-1200处理器的翻译与研究; 前段时间从开源代码官网http://opencores.org/下载了OpenRisc 1200处理器的源代码，对设计手册进行了翻译，对开源代码利用Debussy进行了 ...; 1860 23 2 25

博客大赛 openrisc-1200；处理器

用户611588 2014-3-1 12:30: 工作中问题总结; 最近工作中遇到的问题总结：电路类：芯片输出的驱动能力怎么看，这个还不太懂，虽然电路已设计好，但是为什么这样，ad9513输出时钟驱动 ...; 1885 8 0 8

电路芯片数据研究 a

用户1610289 2014-2-28 16:20: 【转载】Quartus II中FPG**上存储器初始值更新的方法; 最近在调试中遇到了这样一个问题：一组参数预先存储在FPGA的片上存储器内；在系统运行过程中部分参数会被读出，修改后写回；为了调试，需要经常变换参数的初 ...; 1017 18 0 18

片上存储器数据更新

用户1610289 2014-2-28 16:09: 【转载】Quartus II中FPG**上存储器初始值更新的方法; 最近在调试中遇到了这样一个问题：一组参数预先存储在FPGA的片上存储器内；在系统运行过程中部分参数会被读出，修改后写回；为了调试，需要经常变换参数的初 ...; 1927 15 0 15

片上存储器数据更新

用户1610289 2014-2-28 15:27: 【原创】ROM的初始化文件-mif文件; 1、mif文件 1)、mif文件的概念 mif文件，是FPGA中ROM的初始化文件(Memory Initialization File),用来配置ＲＡＭ或者ＲＯＭ。因为ＦＰＧＡ是基于ＳＲ ...; 7965 20 2 22

rom mif

用户1563587 2014-2-28 14:31: 评论：@做一名简单的硬件工程师！博客中提到的“【博客大赛】【原创】（续）Xilinx 7系列FPGA使用之CLB探索”; 非常好; 520 3 0 3

用户1563587 2014-2-28 14:28: 评论：@做一名简单的硬件工程师！博客中提到的“【博客大赛】【原创】Xilinx 7系列FPGA使用之CLB探索”; 很好; 463 1 0 1

用户1563587 2014-2-28 14:09: 评论：@在路上博客中提到的“PLD/FPGA 结构与原理初步（一）”; 很不错的文章; 452 2 0 2

小墨同学 2014-2-25 23:01: 零基础学FPGA (一) 关于我和FPGA; 刚考完试，好开心好开心！终于有时间来完成我的第一篇技术性博客了！刚开始也不知道写点什么，毕竟我才刚刚认识FPGA不久，也写不出什么东西，就写 ...; 18403 11 52 63

fpga

小墨同学 2014-2-25 21:28: 零基础学FPGA（三）Verilog语法基基础基础（上）; 开学了...刚开学...小伙伴们的心情十分沉重...都在说，这上课的心情啊，堪比上坟..课表一发，这学期的课还真不少，一天到晚全是课，表示这学期又是一 ...; 7423 10 5 15

fpga

用户1610289 2014-2-25 17:19: 【转载】LogicLock逻辑锁定工具使用技巧; 逻辑锁定方法学（LogicLock Methodology）内容就是在设计时采用逻辑锁定的基于模块设计流程（LogicLock block-based design flow），来达到固定单模块优化的 ...; 1435 17 0 17

quartus 逻辑锁定

用户1610289 2014-2-25 17:17: 【转载】如何在quartus下做逻辑锁定（quartus，逻辑锁定）; 当你的设计做得越来越大，性能要求越来越高的时候，你就会发现，之前跑得好好的模块，怎么突然间不行了，其实这就是约束的问题，FPGA内部的布局布线就像我们 ...; 1432 17 0 17

quartus 逻辑锁定

用户1618007 2014-2-25 16:18: 评论：@为梦想@不停歇博客中提到的“verilog中的有符号数运算（转）”; verilog有符号运算; 680 2 0 2

1 ... 146 147 148 149150151 152 153 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条