FPGA和CPLD-可编程逻辑器件-第145页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

Hoki 2014-3-21 15:40: 【博客大赛】2. Timing Basics(Timing Constraints in Vivado); 在深入讲解 XDC 约束前，先介绍一下基本的时序约束、分析的概念。 Timing Path: 图 1 中包含了主要的时序分析路径： 1. ...; 2382 18 0 18

博客大赛 vivado xdc

pengchengcheng082_593158939 2014-3-21 15:20: [博客大赛]小程序大道理---加法器（续2）; 问题：如何用一个32bit加法器和逻辑门实现2个并行的16bit加法器？ http://blog.chinaaet.com/detail/33877.html（问题出处）全部是组合逻辑，如下 ...; 1097 16 1 17

fpga 博客大赛

pengchengcheng082_593158939 2014-3-21 15:19: [博客大赛]数电基础; 数字电路德.摩根定理 (A+B)'=A'.B' 及 (A.B)'=A'+B' 最小项：在n变量逻辑函数中，最小项有2^n 个；例如两个输入 A ,B ，那么最小项分别有： A' ...; 1016 13 0 13

fpga 博客大赛

pengchengcheng082_593158939 2014-3-21 15:18: [博客大赛]小程序大道理---计数器与行波时钟; 之前写过一篇关于 “加法器” 的博文，研究了加法器的底层电路，本来想要研究一下“行波时钟”，由于涉及到计数器，那么就先看看 “计数器” 在FPGA中综合后 ...; 2326 13 2 15

fpga 博客大赛

用户443437 2014-3-21 09:27: 口头承诺真的成为了空谈; 这几天终于把该忙的工作的搞掂了，接下来的时间都属于我自己的，可以安心去规划一下自己的未来发展方向了，之前一份做彩屏接口研发的工作是最适合我，本人也 ...; 1467 13 0 13

fpga

Hoki 2014-3-19 09:03: 【博客大赛】1. UCF to XDC (Timing Constraints in Vivado); Vivado 软件相比于 ISE 的一大转变就是约束文件， ISE 软件支持的是 UCF(User Constraints File) ，而 Vivado 软件转换到了 XDC ...; 8946 20 3 23

博客大赛 vivado xdc

sunyzz 2014-3-18 19:40: 【博客大赛】OpenRisc1200设计说明书5; 第四章寄存器（ Register ）本部分将会描述在 or1200 核中用到的所有寄存器，向左移位 GPR11 位加上 REG number 计算每个特殊 ...; 1439 21 0 21

博客大赛 openrisc1200设计说明书

coyoo 2014-3-18 17:12: 【博客大赛】FPGA高级设计之实现功耗优化; 实现功耗优化这一章来讨论数字设计的第三个基本物理特性，即功耗。当然本章我主要关注在代码阶段通过何种方式来优 ...; 2629 27 1 28

fpga 博客大赛功耗优化

pengchengcheng082_593158939 2014-3-17 19:16: Debussy基本操作（ nWave）; 原文 http://blog.sina.com.cn/s/blog_72c14a3d01015q7m.html nWave是用来查看信号波形的，所以使用nWave的前提就是你已经生成了格式为fsdb的波形文件（ ...; 2550 19 0 19

fpga

pengchengcheng082_593158939 2014-3-17 19:15: Debussy的基本操作(三，nTrace和nWave的交互使用); 注意：要想不同窗口之间交互使用，同步显示，添加文件时不仅要原工程.v文件，还要把测试文件_tb.v添加进来。原文 http://blog.sina.com.cn/s ...; 2473 14 0 14

fpga

pengchengcheng082_593158939 2014-3-17 19:10: debussy 调试状态机; 用 debussy 调试状态机，可以明显感觉到 debussy 相比于 modelsim 的优势！ 1、打开 debussy 软件，在 nTrace 中打开工程的文件（包括测试文件）； ...; 2239 14 0 14

fpga

pengchengcheng082_593158939 2014-3-17 19:10: Debussy 使用技巧; Debussy 使用技巧这部分我们通过一个个专题讲述如何使用Debussy，其中涉及到的例子可以在debussy的安装目录下的/demo可以找到。 1 ...; 1773 13 0 13

fpga

Hoki 2014-3-17 14:43: 【博客大赛】跨时钟域处理; 时钟对于 FPGA 就像我们的心脏，时刻控制着“跳动”的频率以及“血液”的流速；时钟域好比通过心脏的血液血型，不同血型的血液会产生排斥 ...; 6368 15 2 17

博客大赛 cdc

用户432057 2014-3-16 11:17: sdram_verilog; 学了好长一段时间FPGA一直不知道学什么，看看时序，看看状态机。看到一篇文章说学习FPGA说学习FPGA开始时联系像串口的模块、流水灯，接着 ...; 1123 17 3 20

sdram

用户443437 2014-3-15 11:06: 【我要崛起】第五章器件时序图的分析，状态机最重要。（1）（更新）; 这一章出得有点慢，终于挤到时间出来好好地写，在总结之前要说明一点的是，这一章我分三个小节来叙说，第一小节是从基础的器件开始，咱们的字符型LCD1602的da ...; 3266 18 4 22

fpga 博客大赛

1 ... 141 142 143 144145146 147 148 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条